74ls168引脚图及功用
168为可预置的十进制同步加/减计数器，共有54S168/74S168，54LS168/74LS168两种线路结构方法。
TC_进位输出端（低电平有用）
CP时钟输入端（上升沿有用）
CEP计数操控端（低电平有用）
CET计数操控端（低电平有用）
P0～P3并行数据输入端
LD同步并行置入操控端（低电平有用）
Q0－Q3输出端
U/D加/减计数方法操控端
74ls168逻辑图
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/fangan/dianlu/73829.html
