测控体系常常需求处理所收集到的各种数字量信号。一般测控体系选用通用MCU完结体系使命。但当体系中收集信号量较多时，仅依托MCU则难以完结体系使命。所以为了能够处理这个问题，提出了依据ARM技能的多路数字量收集模块。完成收集多路数字量信号。深圳诚控电子全系模块，都是依据ARM技能的收集模块
所以说这个数字量收集模块首要功能是收集输入的三十六路数字及脉冲信号，并将编帧后的信号数据上传给上位机，上位机经解包处理后显现信号相应的状况进行判别。依据规划要求，所丈量的三十六路数字信号中，有十五路正脉冲信号。它们均由一个同步脉冲信号触发，因而需求丈量这些正脉冲的宽度和相对于同步信号脉冲的延时。而其他数字信号需求显现凹凸电平状况，其间一路信号是固定频率信号，需丈量其频率值，上位机要求显现所收集信号的状况。
FPGA内部逻辑功能强大，外围电路规划依据简略、牢靠的准则。三十六路数字信号经光电阻隔器进入FPGA主控单元，以供收集；FPGA处理收集到的信号，转换成数据进行编帧，然后写入FIFO。USB单片机提取FIFO中的数据，经过USB电缆传送给上位机，上位机将传送来的数据解帧，然后显现一切信号状况，模块经过电源接口向各个部分供电。
而选用的光电耦合器件以光为前言传输信息，可使输入输出阻隔，因为光电耦合器的输入回路为发光二极管，其输入阻抗很小，而搅扰源的内阻较大，依据分压原理可知，馈送到光电耦合器输入端的噪声搅扰电压变得很小，然后能有用按捺尖峰脉冲及各种噪声搅扰，具有较强的抗搅扰功能；别的因为光电阻隔器的两头选用不同的接地办法，因而数字信号地和模块地被彻底阻隔。
别的FPGA内部逻辑首要分为数字信号收集、数据缓存和数据读取、FIFO操控。依据要求，信号收集又分为频率信号收集、二十路数字信号收集和十五路脉冲信号收集。体系一起收集三组信号，再送入外部FIFO中缓存。因为脉冲信号的数据量较大，时序不匹配，因而在信号收集完后数据还应缓存，然后再经数据编帧送至外部FIFO。内部缓存使用VHDL编写模块，可是更简易的办法是使用FPGA内部的双口RAM。在数据收集部分中，当同步信号的上升沿到来时，将三个帧标志别离写入三个缓存，频率信号数据的帧标志为EB90；二十路数字信号的帧标志为两个EB91；十五路脉冲信号数据的帧标志为三个EB92。
