没有阻抗操控的话，将引发相当大的信号反射和信号失真，导致规划失利。常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，均需求进行阻抗操控。阻抗操控终究需求经过PCB规划完成，对PCB板工艺也提出更高要求，经过与PCB厂的交流，并结合EDA软件的运用，依照信号完整性要求去操控走线的阻抗。
不同的走线方法都是能够经过核算得到对应的阻抗值。
微带线(microstrip line)
•它由一根带状导线与地平面构成，中心是电介质。假如电介质的介电常数、线的宽度、及其与地平面的间隔是可控的，则它的特性阻抗也是可控的，其精确度将在±5%之内。
带状线(stripline)
带状线便是一条置于两层导电平面之间的电介质中心的铜带。假如线的厚度和宽度，介质的介电常数，以及两层接地平面的间隔都是可控的，则线的特性阻抗也是可控的，且精度在10%之内。
多层板的结构：
为了很好地对PCB进行阻抗操控，首先要了解PCB的结构：
一般咱们所说的多层板是由芯板和半固化片相互层叠压合而成的，芯板是一种硬质的、有特定厚度的、双面包铜的板材，是构成印制板的根底资料。而半固化片构成所谓的滋润层，起到粘合芯板的效果，尽管也有必定的初始厚度，但是在限制过程中其厚度会产生一些改变。
一般多层板最外面的两个介质层都是滋润层，在这两层的外面运用独自的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规范，一般有0.5OZ、1OZ、2OZ(1OZ约为35um或1.4mil)三种，但经过一系列外表处理后，外层铜箔的终究厚度一般会添加将近1OZ左右。内层铜箔即为芯板双面的包铜，其终究厚度与原始厚度相差很小，但因为蚀刻的原因，一般会削减几个um。
多层板的最外层是阻焊层，便是咱们常说的“绿油”，当然它也能够是黄色或许其它色彩。阻焊层的厚度一般不太简单精确确认，在外表无铜箔的区域比有铜箔的区域要稍厚一些，但因为缺少了铜箔的厚度，所以铜箔仍是显得更杰出，当咱们用手指接触印制板外表时就能感觉到。
当制造某一特定厚度的印制板时，一方面要求合理地挑选各种资料的参数，另一方面，半固化片终究成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构：
PCB的参数：
不同的印制板厂，PCB的参数会有纤细的差异，经过与电路板厂技术支持的交流，得到该厂的一些参数数据：
表层铜箔：
能够运用的表层铜箔资料厚度有三种：12um、18um和35um。加工完成后的终究厚度大约是44um、50um和67um。
芯板：咱们常用的板材是S1141A，规范的FR-4，双面包铜，可选用的规范可与厂家联络确认。
半固化片：
规范(原始厚度)有7628(0.185mm)，2116(0.105mm)，1080(0.075mm)，3313(0.095mm )，实践限制完成后的厚度一般会比原始值小10-15um左右。同一个滋润层最多能够运用3个半固化片，而且3个半固化片的厚度不能都相同，最少能够只用一个半固化片，但有的厂家要求有必要至少运用两个。假如半固化片的厚度不行，能够把芯板双面的铜箔蚀刻掉，再在双面用半固化片粘连，这样能够完成较厚的滋润层。
阻焊层：
铜箔上面的阻焊层厚度C2≈8-10um，外表无铜箔区域的阻焊层厚度C1依据外表铜厚的不同而不同，当外表铜厚为45um时C1≈13-15um，当外表铜厚为70um时C1≈17-18um。
导线横截面：
咱们会认为导线的横截面是一个矩形，但实践上却是一个梯形。以TOP层为例，当铜箔厚度为1OZ时，梯形的上底边比下底边短1MIL。比方线宽5MIL，那么其上底边约4MIL，下底边5MIL。上下底边的差异和铜厚有关，下表是不同情况下梯形上下底的联系。
介电常数：半固化片的介电常数与厚度有关，下表为不同类型的半固化片厚度和介电常数参数：
板材的介电常数与其所用的树脂资料有关，FR4板材其介电常数为4.2—4.7，而且跟着频率的添加会减小。
介质损耗因数：电介质资料在交变电场效果下，因为发热而耗费的能量称之谓介质损耗，一般以介质损耗因数tanδ表明。S1141A的典型值为0.015。
能确保加工的最小线宽和线距：4mil/4mil。
阻抗核算的东西简介：
当咱们了解了多层板的结构并把握了所需求的参数后，就能够经过EDA软件来核算阻抗。能够运用Allegro来核算，但这儿向我们引荐另一个东西Polar SI9000，这是一个很好的核算特征阻抗的东西，现在许多印制板厂都在用这个软件。
无论是差分线仍是单端线，当核算内层信号的特征阻抗时，你会发现Polar SI9000的核算成果与Allegro仅存在着细小的距离，这跟一些细节上的处理有关，比方说导线横截面的形状。但假如是核算表层信号的特征阻抗，我主张你挑选Coated模型，而不是Surface模型，因为这类模型考虑了阻焊层的存在，所以成果会更精确。下图是用Polar SI9000核算在考虑阻焊层的情况下表层差分线阻抗的部分截图：
因为阻焊层的厚度不易操控，所以也能够依据板厂的主张，运用一个近似的方法：在Surface模型核算的成果上减去一个特定的值，主张差分阻抗减去8欧姆，单端阻抗减去2欧姆。
差分对走线的PCB要求
(1)确认走线形式、参数及阻抗核算。差分对走线分外层微带线差分形式和内层带状线差分形式两种，经过合理设置参数，阻抗可利用相关阻抗核算软件(如POLAR-SI9000)核算也可利用阻抗核算公式核算。
(2)走平行等距线。确认走线线宽及距离，在走线时要严厉依照核算出的线宽和距离，两线距离要一向坚持不变，也便是要坚持平行。平行的方法有两种： 一种为两条线走在同一线层(side-by-side)，另一种为两条线走在上下相两层(over-under)。一般尽量防止运用后者即层间差分信号， 因为在PCB板的实践加工过程中，因为层叠之间的层压对准精度大大低于同层蚀刻精度，以及层压过程中的介质丢失，不能确保差分线的距离等于层间介质厚度， 会形成层间差分对的差分阻抗改变。困此主张尽量运用同层内的差分。
