本文所要提及的逆变电源的特殊性在于他不光能够供给三相正弦平衡电源，并且要确保在任何内外界环境搅扰条件下，任何两相间的相电压幅值与频率坚持高度安稳(进行作业状况)。因而选用的逆变主电路是由3个单相全桥式逆变器组合成的三相逆变电路如图1所示。 
怎么操控逆变主电路中开关器材的作业成为本体系能够到达要求的要害，为了加速开发进度，更为重要的是进步规划的灵活性和精确度，引进现代EDA(电子规划自动化)技能，选用VHDL硬件描绘言语进行操控逻辑编程，配置于大规划可编程器材CPLD／FPGA 芯片上，对主电路的作业状况进行操控，以取得符合要求的电源电压及波形。
CPLD／FPGA能够在办公室或试验室里方便地规划出所需的专用%&&&&&%，具有静态可重复编程和动态在体系重构的特性，使得硬件的功用能够像软件相同经过编程来修正，极大地进步了电子体系规划的灵活性和通用性。
2 调制计划
脉宽调制(PWM)是指作业频率不变(即作业周期不变)，经过改动开关器材的导通时刻或截止时刻来改动占空比，操控输出的电压脉宽，经过操控脉宽系列的改变规矩来满意输出的要求。
为满意规划要求，本文选用正弦波脉宽调制(SPWM)办法，当然SPWM波形发生的办法也是多种多样，有天然采样法、规矩采样法和直接面积等效法等。与其他办法比较，等效面积SPWM算法具有算法简易、谐波含量小、输出波形靠近抱负值等特色，因而选用等效面积SPWM算法进行脉宽调制，然后完成对主电路器材的工作周期进程进行操控。
2．1 树立数学模型
首要把单个周期正弦波形分为N等份，然后如图2所示将每一等份的正弦弧线与横轴所围住的面积用与其面积同等的等高不等宽的矩形脉宽来替代，矩形脉宽的中点与正弦弧线在横轴上的投影中点要重合。所以，由N个等高的矩形脉宽系列构成的波形就同等于正弦波形[1]，这一系列矩形脉宽的宽度及其开关(即开关器材的导通截止时刻)可用数学办法进行核算。 
如图2所示是第K个脉宽，对应的正弦弧线与横轴所围住的面积SAK，脉宽矩形面积SRK。 
其间，M为调制参数。
因为将正弦波形分为N个等份，每一等份的弧度为 
第k个脉宽的宽度为：θpk＝a3k－a2k，前后两低电位的宽度为： 
2．2 规划核算
N取12，依据正弦波形的对称性，实践矩形脉宽宽度只需算出3个就足够了，取正半周的前半部分进行核算，使用数学东西Matlab易算出如表1所列的成果(其间M取0．813，θmk为第K个等份的中点，表1中所列出的主要是对下文叙说有用的数据)。 
3软硬件的完成
因为选用CPLD／FPGA作为操控电路的硬件载体，经过VHDL硬件描绘言语的编程对硬件进行功用的描绘，运用的是数字化的操控方法，因而有必要将表中的数据进行转化。假定每个等份的计数值为600，将表中的数据皆与(600／0．523 598 77)相乘并取整以便VHDL编程。
笔者接入的晶振为100 MHz，依据相电压的频率X，首要对他进行(100×10 6／X)分频，因而第一步设汁一个数控分频器作为主频，不光能够到达要求，还便于试验的调理。
每个脉宽发生的规划思路是，规划一个可逆计数器，次序是299-0-0-299，取出相应的脉宽一半的数值(转化后)，将数值与计数器的变量进行比较，若变量大则输出0，不然输出1，这样确保了脉宽精确地处于等份的中心。
因为电压波形的每个周期内要求有12个脉宽，且每个脉宽的宽度有严厉的改变规矩，因而，在规划中，每个周期对应的计数量为600×12。规划一个0～599计数器CNT1，每计到599时，发生一个脉冲进行再计数CNT2计数规划为0～11，这样在CNT从0～11改变一趟对应波形的一个周期。所以结合CNT1和CNT2能够按规矩取出对应的脉宽序号，经过查寻方法取出对应的脉宽宽度一半的数值，用于比较发生脉宽，一起参加正负半波的标志位FIAGA，便于对单相全桥式逆变器各开关器材的操控。
以上叙说的是对单一相电压波形的调制规划，还有另两相A，B，为满意相位平衡，可直接在计数器CNT1中参加另两相的脉宽比较输出，可是取出用于比较的脉宽序号是不相同的，B相滞后A相
C相又滞后B相
因而B相在CNT2为4时的脉宽序号与A相在CNT为0时的脉宽序号共同，C相同理，一起还要参加各自的正负半波的标志位FLAGB，FLAGC。
其实逆变电源的特殊要求就在于在三相负载不平衡条件下能够确保输出的电源质量不变，因而，每个相的脉宽有必要各自能够进行自我调理，以到达各相电压幅值相同，在编程中，有必要对每相的电压调理分隔，这样，相同脉宽序号下，各相的脉宽宽度并不一定相同，还要依据反应进行调理，脉宽相应的数值是改变，因而，对每一相的脉宽宽度分隔使用查寻表(如图3所示，有3个表储器A，B，C)的方法进行获取。
以下是使用VHDL编写操控程序的部分内容： 
使用EDA规划东西软件Max+PlusⅡ进行波形仿真，仿真成果如图4所示。 
从仿真成果能够清楚地看到，波形每个周期时刻为2．5 ms(适当频率400 Hz)，关于A相，在FLAGA和A的与与非组合下，为对角管子T1T2供给信号A12，为另一对对角管子T3T4供给信号A34，并且确保了同一桥臂的上下两管子不会一起导通，所以在规划傍边，不必设置死区时刻，下降体系规划的杂乱度，然后进步了体系的可靠性，其他两相同理，再使用Gw48-GK试验开发体系板[3]，经过下载到Altera公司的EP1K30TC144-3芯片上进行硬件测验，成果彻底符合要求。
4 结 语
使用CPLD／FPGA作为硬件电路，选用VHDL等硬件描绘言语对硬件的功用进行编程，加速了体系的研制进程，选用数字化的操控方法，大幅度进步了逻辑操控的精确度，实时操控作用好，实践证明CPLD／FPGA芯片能够替代传统的杂乱的电路，并且能够大比例地缩小电路的硬件规划，进步了集成度，下降开发本钱，进步体系的可靠性，为电源逆变操控电路的规划拓荒了新的六合。
