一般视频处理后的实时显现终端不能脱离PC机的捆绑，而且数字图画传感器输出的图画帧率也比较低，分辨率也跟着半导体职业的开展有了很大的进步，因而为了输出的图画能直接在VGA显现器上显现，需要对图画进行帧率提高、五颜六色空间转化等处理。FPGA器材具有可重复编程的灵活性以及并行处理才能，而且跟着微处理器、专用硬件单元、DSP算法以及IP核的嵌入使其功用越来越强壮。本体系的规划是依据Altera公司的EP2S60系列的开发板，板上集成两片SDRAM存储芯片、视频输入接口和VGA输出接口[1]。
1 体系计划
规划的实时视频信号处理显现渠道总框图如图1 所示。
CCD数字图画传感器[2]输出分辨率为720×576，帧率为25 Hz的8位YCbCr五颜六色空间信号，进入FPGA后，FPGA内部的图画处理模块将视频信号从YCbCr信号转化成RGB空间信号，一起分辨率提高到1024*768，存储操控模块将帧数据存入SDRAM作为缓存，采“乒乓”存储机制，然后经过同步VGA显现操控模块发生的60 Hz1024×768的行、场扫描时序把每帧图画的帧频从25 Hz进步到60 Hz并输出，经过DA和VGA接口后实时的显现在VGA显现器上。
2 体系内部模块规划
2.1 图画处理模块
图画处理部分内部功用模块如图2 所示。
输入的8位图画信号以YCbCr（4：2：2）格局进入输入缓存FIFO，然后经过格局转化模块将8位的YCbCr信号转化为16位的YCbCr信号，办法为在接连两个时钟下读取两次8位的数据然后合并到一个16位寄存器中，接着将16位的YCbCr（4：2：2）格局信号选用接近差值算法生成24位的YCbCr（4：4：4）格局信号，再将24位的YCbCr格局信号依据CCIR-601规范转化到RGB（8：8：8）五颜六色空间，数字YCbCr五颜六色空间到RGB
当即下载阅读全文：依据FPGA的实时视频信号处理渠道的规划.pdf
