您的位置 首页 FPGA

STM32体系时基定时器

一、系统时基定时器,这个定时器是专用于操作系统,也可当成一个标准的递减计数器。这个定时器是存在于内核中,它具有下述特性:124位

一、体系时基定时器 ,这个定时器是专用于操作体系,也可当成一个规范的递减计数器。这个定时器是存在于内核中,它具有下述特性:

1. 24位的递减计数器
2. 重加载功用
3. 当计数器为0时能发生一个可屏蔽中止
4. 可编程时钟源
二、体系时基定时器,一般称为体系滴答定时器,在外部晶振为8MHz,经过PLL9倍频,体系时钟是72MHz时,体系时基定时器的递减频率可以设为9MHz,在这个条件下,把体系定时器的初始值设置为90000,就可以发生10ms的时刻基值,假如敞开中止,则发生10ms的中止。
三、体系时基定时器的时钟源,来自于AHB总线,不分频为等于AHB频率和AHB/8两种分频状况。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/fangan/fpga/257505.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部