物联网(IoT)运用鼓起，除为半导体厂开立异的商场商机外，亦带来许多积体电路(IC)规划新应战，特别是体系单芯片(SoC)功用整合度愈来愈高，已使IC规划业者面对更严峻的数位和类比混合信号(Mixed Signal)电路验证(Verification)应战。
Cadence全球营运暨体系和验证工作群履行副总裁黄小立表明，近年来亚太区芯片规划公司对验证东西的需求已明显攀升。
益华电脑(Cadence)全球营运暨体系和验证工作群履行副总裁黄小立表明，物联网运用须具备感测、处理和连接等才干，而SoC要在统筹小尺度、低功耗和低本钱的前提下整合上述功用，将面对许多应战。
黄小立进一步解说，要到达上述规划方针，SoC开发商势有必要运用先进制程，但是在先进制程规划中打造类比功用极为费劲，因而许多芯片大厂如联发科，已开端运用数位预失真(Digital Pre-distrotion)和数位校对(Digital Calibration)等办法，将许多类比功用转换为数位规划，下降在先进制程节点实作类比电路的应战。
不仅如此，先进制程的规划规矩愈来愈多，且类比与数位电路须同步验证，才干保证芯片功用运作无虞，因而对混合信号验证的需求愈来愈高，也因而益华不断投入新技能研制，如近期所提出的「RealNumber Modeling」技能，即可让规划人员在数位模仿环境中履行类比电路模仿，然后大幅进步SoC的验证功率。
另一方面，益华也戮力厚什物联网芯片规划所需求的矽智财(IP)阵型，如数位信号处理器(DSP)、中高阶类比数位转换器(ADC)与数位类比转换器(DAC)，以及高速介面等，一起努力保证客户在益华规划东西中运用该公司IP时，可到达最佳的整合规划。
黄小立指出，亚太地区的芯片商长久以来较注重规划实作(Design Implement)层面，关于验证的投入相对较少。但是，跟着SoC规划益趋杂乱，芯片商已逐步体认到验证的重要性，究竟一旦产生过错而须返工，花费的时刻与本钱担负愈来愈大，因而这一两年购买电子规划自动化(EDA)验证东西的厂商家数已有明显增加。
