现代空战中，光电对立配备在战役中扮演着重要的人物，而红外侦测与盯梢体系因为选用的无源勘探技能，因而与雷达等自动勘探体系比较具有隐身性强、抗干扰才能好和小型化程度高级长处，遭到业界的重视。新一代红外成像扶引体系须具有高精度、处理速度快、实时性强且反响时间短等特色，这便要求图画处理核算机能满意图画处理中大数据量、杂乱运算、实时性强、高传输率和安稳牢靠等要求。文中从作业原理、硬件及软件3个方面介绍了依据DSP和FPGA芯片的红外信息数据处理体系规划办法。
1 红外制导操控体系硬件总体规划
红外信息数据处理体系依照功用划分为两大板块，由图画信息处理板和操控信息处理板组成数据处理体系。其红外制导操控信息数据处理体系如图1所示。图画信息处理板首要承当很多的实时图画信号预处理、图画信号处理与操控使命；操控信息处理板操控接口信号的收集，盯梢回路的解算，操控输出及与飞控核算机等的通讯，一起操控办理模块也是体系的办理模块，完结对体系的输入/输出操作、同步操控、体系状况办理等功用。
2 图画处理模块的硬件规划
图画处理模块的硬件由复位电路、时钟电路、图画收集及预处理电路、DSP图画处理电路、电源转化电路和外部接口等电路组成。组成框图如图2所示。
2.1 图画收集单元
图画收集单元包含扫描同步接口电路、勘探器接口电路、前端调整电路、A/D转化电路、采样操控与数据整合电路及数据缓存（同步双口）电路等组成。电路组成框图如图2所示。扫描同步信号是来自体系中扫描模块，该信号供给体系时序基准，其信号同步于帧同步信号。扫描同步信号从底板衔接器接入。勘探器接口电路包含：参阅电源、温度信号、采样操控信号及2路视频模拟信号等，以上信号在FPGA内部收集电路的操控下，确保每帧图画数据的同步收集。调整电路将勘探器输出的视频信号调整至高速A/D输入的规划，差分视频信号经差分驱动器扩大驱动，其共模输入电压为视频A/D片内参阅信号（2.5 V）。模拟信号输入到A/D选用差分输入办法。视频A/D首要用于将视频电路间的模拟信号与数字信号进行转化。依据电路全体要求，A/D转化电路需满意采样频率高、功耗低、转化精度高级要求。采样操控和数据缓存电路由FPGA内部采样操控电路完结。数据缓存电路由FPGA内部双口存储器完结，具有高速、可同步及异步读写操作等功用。
2.2 DSP图画处理电路
DSP图画处理电路首要包含处理器及外围装备电路、存储器电路及与操控板接口通讯的McBSP串口电路等。处理器选用TI公司高功用定点TMS320C641x系列中C6414 GIZA-6E3作为图画信息处理C6414-6E3，时钟周期为1.67 ns，内部作业时钟可达600 MHz，最高处理速度可达4 800 MIPS;内部存储器容量8 Mbit;有2个扩展存储器接口，EMIFA为64 bit，EMIFB为16 bit，EMIFA的总线频率可达133 MHz，最大可寻址空间为1280 MB;内核作业电压为1.4 V，作业温度可达-40~105℃。其完结红外成像制导扶引头图画组合、切割与增强、模板匹配、布景处理、方针提取和方针盯梢等主处理算法。
FPGA预处理单元是图画信息处理板上另一个中心部件，选用Xilinx公司Vertex-II系列中的XC2V2000-FG676来完结。XC2V2000具有200万门的规划，内部的存储资源有1 Mbit的Select RAM，336 kbit的Distributed RAM，IO管脚资源到达408个，8个DCM.FPGA预处理单元规划由视频收集操控与数据整合单元、视频收集缓冲和主处理缓冲双口存储器、预处理单元、图画输出子卡数据传输接口操控、串行SPI接口操控器、LVDS数字视频输出接口、拜访DSP/HPI接口的主机操控电路等部分组成。别的，图画信息处理板的FPGA装备可完结外场在线装备功用。
存储器电路包含Flash、FPGA内部同步双口两种存储器。可与C6414的（EMIF外部存储器接口，C64有2条总线EMIFA与EMIFB）衔接，在运用时需经过DSP/BIOS对EMIF总线进行装备，确认拜访时序。图画信息处理板上有2片Flash资源别离归于DSP和FPGA，其间归于FPGA的Flash保存的是板上操控代码，归于DSP的Flash除用以存储模块BOOT程序，还可对用户运用程序进行存储。为了选用从并办法装备FPGA，将其所属Flash衔接在C6414的EMIFB异步BANK CE0，选用异步的读写信号；为支撑C6414从ROM引导的机制，DSP所属Flash衔接至C6414的EMIFB异步BANK CE1选用异步的读写信号。双口存储器首要用于存储帧图画数据，在图画信息处理板的FPGA上装备了双口存储器。运用中可经过FPGA规划装备同步或异步双口存储器与C6414完结数据交换，容量按图画帧巨细可装备为16 kbit&TImes;16 bit，也可装备16位或32位拜访办法。图画信息处理板上双口存储器衔接在C6414的EMIFA同步BANK ACE0空间，可装备同步办法或异步办法。
3 操控信息处理模块的硬件规划
操控信息处理板由处理器、时钟及复位电路、存储器、数字脉冲计数与逻辑操控电路、模数转化A/D电路和指示灯电路组成。如图3所示。
操控信息处理板信号处理器选用TMS320F2812，由30 MHz晶体供给输入作业时钟，16位总线宽度，可拜访128 kW的片上程序存储空间和64 kW的数据存储空间，具有三级外部中止。时钟电路选用外部晶振为F2812供给30 MHz的时钟输入，由内部PLL电路装备F2812作业时钟为120 MHz，外部总线作业时钟为60 MHz.复位电路由本板的LDO电源转化器输出，复位输入经CPLD的逻辑操控均产生操控信息处理板DSP的复位。操控信息处理板首要有以下存储器装备：F2812片内存储器包含：18 kW的SARAM、128 kB的Flash、4kB的Boot Rom.片外存储空间包含：512kB的SRAM、1 kB的飞控核算机双口存储空间、3路数字脉冲计数电路的数据寄存器及板上2片A/D转化器的数据端口地址等。
可编程逻辑CPLD电路完结操控信息处理板的3路数字脉冲计数、复位电路和译码逻辑等，译码逻辑由F2812的外部存储器片选信号和高位地址线一起经过逻辑译码产生拜访A/D芯片及与飞控模块接口的片选信号。
CPLD完结对3路数字脉冲信号进行计数测频的原理是；将3路数字脉冲信号经CPLD测频电路对脉冲信号进行计数处理后，经过软件编程由F2812守时读取。
2片A/D转化器完结9路模拟量输入的模数转化，A/D电路见图4.体系输入9路差分沟通模拟信号，这9路模拟信号需运用差分运放调整至0~+5 V，一起输入到A/D转化器，采样时钟由CPLD操控。
4 软件功用规划
图画操控信息处理体系结构杂乱、接口繁复。因篇幅约束，仅对验证其是否满意成像扶引体系和方针信号处理体系目标要求的BIT测验办法作了扼要介绍。A/D测验选用数字化FFT办法进行，Flash和RAM类的测验用读写比较片内空间数据完结判别，接口类测验经过硬件接口从外部输入模拟信号后运转软件对运算成果进行阈值判别完结，图画数据传输率测验经过EMIF总线与FPCA内部的同步双口RAM装备为主从式测验回路办法而完结。而BIT测验成果则经过RS422接口转RS232接口，衔接PC机显现。测验成果显现直观，部分电路呈现毛病易于定位。
5 结束语
文中针对弹载核算机红外图画信息处理的需求，以DSP（TMS320C6414）处理器+FPGA（XC2V2000-FG676）为中心开发了数据处理体系，进行了软硬件规划。经测验成果表明，该体系具有较强的处理才能，调试便利，在产生硬件毛病时易于定位。
