从28纳米到3D堆叠，FPGA身价忽然翻涨，不再是曩昔那个扮演副角的被支副人物，反而因为其功用大跃进、重要性大增，现在在许多运用中，现已逐步成为分配体系运作的主角。而现阶段FPGA的三大开展方向：28纳米、3D堆叠，以及SoC体系化，也成为FPGA制霸商场的决胜要害。
FPGA从副角变主角
FPGA商场关于28纳米的争霸，现已从几年前的蓝图布局，到产品试制，到现在已正式量产，也宣告FPGA真实走入了28纳米制程的新阶段。首要厂商包含Altera、Xilinx、Lattice等，纷繁端出28纳米FPGA大餐喂饱商场那张饥渴的大嘴。28纳米与FPGA划上等号，只需具有28纳米产品，就标志了该厂家所具有的技能实力与研制立异，而端不出这道菜，好像在商场竞争中，就少了能捉住客户食欲，以及能与对手抗衡的利器。
先来看看28纳米制程的FPGA究竟好在哪里里，重要性又是什么。FPGA走入28纳米制程之后，不只功用与整合度能逾越传统FPGA，最重要的是，产品性价比也进一步迫临ASSP与ASIC。这含义在于，曩昔FPGA在体系中的定位，首要是帮忙ASIC、ASSP等中心处理器来处理数据、供给I/O扩大等功用，其定位是『副角』;但走入28纳米制程之后，FPGA可打破以往功耗过高的问题，成为高功能、低功耗以及小尺度的代名词。
再加上FPGA业者不断进步IP及开发工具的支撑才能，使FPGA在体系中的人物越来越重要，近年来更直接从副角，升等为『主角』，例如近来经常听到的SoC FPGA便是一个比如，FPGA便是完好体系，这也让FPGA将替代ASIC与ASSP成为一个热门话题，并继续在商场上发酵。
事实上，因为电路结构较为单纯，FPGA一向都是首先选用先进制程的半导体元件，这也便是FPGA一向能有制程技能打破的主因。而选用更新的制程技能，也让FPGA的功用不断强化。回忆FPGA从1990年代替代胶合逻辑（Glue Logic）元件、2000年代企图替代ASIC、DSP等元件，到现在2010年代，正式跨入28纳米代代，其高度整合性让FPGA一举跨过既有的微处理器商场，将触角伸入到高效能运算、贮存、轿车、工业操控等更广泛的运用领域。
28纳米让FPGA如虎添翼
根据市调公司的研讨数据来看，ASIC确实遭到FPGA的沈重压力。Gartner剖析，受全球金融风暴影响，2009年起FPGA替代ASIC的趋势更为显着，两者选用比重现已到达30：1。因为本钱要素，许多公司纷繁拖延乃至撤销ASIC的规划案。
因为FPGA供给了本钱优势，加上不断在制程与功用上精进，让开发者更乐于选用FPGA。传统的FPGA优势不外乎可编程、快速上市与低开发本钱，这关于没有高量产需求且产品规格特别的运用商场适当受欢迎，让业者免除开发ASIC的高本钱，一起供给ASSP所短少的差异化。这让包含军事、工业和网通等工业，成为FPGA的主力商场。
但曩昔FPGA因耗电与本钱过高，难以打入功耗灵敏与本钱灵敏两大灵敏商场，无法大量生产。但随着制程不断晋级，加上业者推出贱价化和超低功耗产品后，让FPGA脱节瓶颈，直闯高量产商场。
只不过，这意味着ASIC被宣判死刑，而FPGA从此能够躺着赚吗？倒也未必。虽然FPGA在功耗方面有所前进，但比起ASIC仍嫌缺乏，特别是在动态与静态电源办理、及漏电等问题。此外，在高量产商场，短期内FPGA仍难敌ASIC既有的本钱优势。
专家就曾表明，ASIC的开发本钱并不如外界所想的高，加上晶圆技能不断前进，现在芯片规划本钱已越来越低。且体系的开发，也不单仅仅本钱考量，功能优化、运用体会与商业模式等，也都是要害。ASIC虽后有FPGA追逐，但生长动能并没有消失。
因而，从28纳米开端的FPGA趋势，应该说，28纳米FPGA把晶体管密度添加，更进步了电耗操控与规划弹性，此对ASIC和ASSP的要挟将更大，但是说会从此替代ASIC仍言之过早，究竟28纳米FPGA是否真能对商场发生决定性影响，还有待时刻调查。而这段时刻，ASIC也将继续精进。因而这场战役并非完毕，其实反倒能够等待一场新局面的开端。
3D堆叠打造异质体系
3D IC技能在商场上酝酿已久，却迟迟停留在只闻楼梯响，不见人下来的阶段。但是，3D堆叠架构关于芯片间的异质性整合，其实扮演着十分重要的人物，特别是竭力打造SoC芯片的半导体规划商们。而3D堆叠的芯片整合方法，将在FPGA上首先完成。
现在FPGA大厂Xilinx在其高阶元件上，现已开端选用3D堆叠架构，这也是全球首款异质的3D FPGA芯片，首要技能根底是透过SSI（堆叠芯片互联），将 FPGA与收发器进行整合，这一起也是一种立异。Xilinx未来更多的FPGA产品，包含最新的ZYNQ渠道，都会选用3D堆叠的方法来规划。
Xilinx指出，虽然一般人以为3D堆叠的方法会添加封装方面的本钱，但是就良率的视点来看，相同面积的芯片上，有相同数量的逻辑闸，若选用单一块芯片，比照切割成更小的区块，透过立体堆叠方法制造的3D芯片，则选用3D堆叠的方法，将会有更高的良率。
首要的原因在于，芯片上逻辑闸的数量越多，芯片的良率相对将会较难进步。以相同面积的芯片来看，若将芯片切割成更小单位芯片，每单位的逻辑闸数目相对削减，更能够进步每个单位芯片的良率。将这些良率更高的芯片，透过3D堆叠的方法整合在一起，堆叠后逻辑闸的数量是相同的，也便是运算效能相同。而因为每单位芯片逻辑闸数目更少，生产过程良率高，无形中本钱将会更为下降。
此外，Altera亚太区工业商场开发司理江允贵也以为，选用3D堆叠，还有更多优点。透过平面的线路传输信号，会花费更久的时刻。假如选用笔直方法来传递信号，速度将会更快。3D堆叠首要是让单位芯片面积更小化，再选用堆叠方法来进步逻辑闸密度。透过笔直的金属互联层传递信号，等于面对面这样的敏捷，这关于FPGA的处理效能将会大大的进步。3D堆叠将十分合适低密度、多IO、小包装的FPGA体系规划。
3D堆叠，无疑将成为FPGA未来降服商场的一大利器。特别是未来FPGA将朝向SoC方向开展，透过3D立体堆叠，让FPGA的整合之路将更为顺利。
