您的位置 首页 FPGA

根据AD650单片式V/F变换器的接口规划

基于AD650单片式V/F变换器的接口设计-可以采用低速的双积分式A/D芯片,如ICL7135(国产型号5G7135)是4又1/2位,分辨率为1/40 000,精度相当于14位二进制的A/D转换器;MC14433(国产型号5G14433)是3丢位,分辨率为5/10 000。5G7135与5G14433都采用双斜率工作方式,所以具有很高的抗工频干扰能力。

现在,A/D转化器跟着速度及精度的进步,价格愈趋贵重,给实践使用带来困难。但在某些场合被测信号的改变是缓慢的,这时转化速度就不成为首要问题。此刻,能够选用低速的双积分式A/D芯片,如ICL7135(国产类型5G7135)是4又1/2位,分辨率为1/40 000,精度相当于14位二进制的A/D转化器;MC14433(国产类型5G14433)是3丢位,分辨率为5/10 000。5G7135与5G14433都选用双斜率作业方法,所以具有很高的抗工频搅扰才能。但其转化速率较低,为2~10次/秒。假如转化速率要求在20次/秒以上或更高,则无现成的双积分A/D转化集成电路。从原理上讲能够用积分器、比较器、计数器构成速度较高的高精度A/D,但因为受器材功能的约束,如电压比较器的有限增益和有限转化速率等,完成起来比较困难。统筹价格与转化精度的另一种有用办法是,选用V/F技能构成高精度的A/D转化器。近几年因为集成电路技能的开展,V/F芯片价格下降,技能指标进一步进步,特别是单片式的V/F芯片在各行业中得到广泛的使用。AD650是高精度型的单片式V/F变换器,它与单片机结合能够构成分辨率高、转化速率高于20次/秒的A/D转化器。

1.VFC与单片机的模/数转化的基本原理

如图1所示,转化前,单片机首要对计数器及守时器清零,预置计数及守时初值;随后经过守时操控端及计数操控端,使守时器及计数器一起开端作业;到一守时刻后,守时器溢出端宣布信号,单片机检测到该信号后,中止计数器作业,并把计数成果送入存储器中。这样便完成了一次模/数转化。VFC输出的矩形波的频率与其输入电压成线性联系,计数器的计数值等于VFC输出频率乘以守时器时刻,而守时器时刻能够经过单片机来准确操控。所以此种办法的转化精度首要取决于VFC的精度。

2.AD650与单片机接口的硬件规划

AD650是电荷平衡式单片V/F变换器,图2为其电原理图。

依据AD650单片式V/F变换器的接口规划

AD650的接线不很杂乱,仅须挑选4个元件的数值:输入电阻RIN、守时电容Cos、逻辑电阻Ro及积分电容CINT。下面介绍选取准则。

Ro:依据TTL逻辑电平,晶体管T在导通时约有0.4 V管压降。为确保有满足的负载才能,期望流过Ro的电流为8 mA。这样R。便近似为0.5 V/8 mA=62.5Ω,一般取1kΩ。如选1MHz为满量程频率,则有必要选用500 Q左右的上拉电阻,以取得满足短的上升时刻。

RIN与COs:这两个参数决议了满刻度频率及相适应的输入信号电压规模。RIN与Cos的联系对错线性的。满度频率为1 MHz、输入信号为0~10 V时,Cos可选51 pF,RIN为16.2 kΩ。

CINT:大多数情况下,CINT的最佳值按下式核算得出:

1 MHz时,CINT仍取1000 pF为宜。

模/数转化所用的守时器及计数器选用Intel公司出产的8253芯片来完成。它内部有三个独立的可预置数的16位递减计数器。每个计数器都有一个时钟输入端CN、一个门控输入端GN、一个输出端ON。时钟输入端用于输入时钟脉冲或事情计数脉冲,计数器的值在时钟脉冲的下降沿改变,门控端能够送入操控或复位信号。计数器减到零时,由输出端送出标志信号。

图3为接线图,AD650的输出接8253计数器O的CN端,计数器1作守时器用。8253的数据线与8031的BUS直接相连,Ai、Ao接8031的地址锁存器74LS373的输出。存储器的分配选用线选法,即8253片选端CS(反相)接8031的P2.7端。由此可知,计数器0的地址为7FFCH,计数器1的地址为7FFDH,计数器地址为7FFEH,方法操控寄存器端口为7FFFH。

依据AD650单片式V/F变换器的接口规划

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/fangan/fpga/348433.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部