1 概述
TLC5540是美国德州仪器公司推出的高速8位A/D转化器。
它的最高转化速率可达每秒40兆字节。TLC5540选用了一种改善的半闪结构及CMOS工艺，因此大大削减了器材中比较器的数量，而且在高速转化的一起能够坚持低功耗。在引荐作业条件下，其功耗仅为75mW。因为TLC5540具有高达75MHz的模仿输入带宽以及内置的采样坚持电路，因此十分适合在欠采样的状况下运用。别的，TLC5540内部还配备有规范的分压电阻，能够从+5V的电源取得2V满刻度的参阅电压，而且可确保温度的安稳性。 TLC5540可广泛运用于数字电视、医学图象、视频会议、CCD扫描仪、高速数据改换及QAM调制器等运用方面。
2 引脚功用
TLC5540选用NS型塑料帖片封装，其引脚摆放如图1所示。其引脚功用如下：
AGND（20，21）：模仿信号地线；
ANALOG IN（19）：模仿信号输入端；
CLK（12）：时钟输入端；
DGND（2，24）：数字信号地线；
D1～D8（3～10）：数据输出端。D1为低位，D8为高位；
OE（1）：输出使能端。当OE为低时，D1～D8数据有用，当OE为高时，D1～D8为高阻抗；
VDDA（14，15，18）：模仿电路作业电源；
VDDD（11，13）：数字电路作业电源；
REFTS（16）：参阅电压引出端之一；
REFT（17）：参阅电压引出端之二；
REFB（23）：参阅电压引出端之三；
REFBS（22）：参阅电压引出端之四。
3 内部结构与运转时序
TLC5540的内部结构见图2所示。它包括有时钟发生器，内部参阅电压分压器，1套高4位采样比较器、编码器、锁存器，2套低4位采样比较器、编码器和一个低4位锁存器。
TLC5540 的外部时钟信号CLK经过其内部的时钟发生器发生3路内部时钟，用于驱动3组斩波稳零结构的采样比较器。参阅电压分压器则为这3组比较器供给参阅电压。其间低位比较器的参阅电压是高位比较器的1/16。选用输出信号的高4位由高4位编码器直接供给，低4位的采样数据则由两个低4位的编码器替换供给。其间低 4位比较器是对输入信号的“剩余”部分进行改换的（时刻为高4位的两倍），因此与规范的半闪结构比较，这种改换方法可削减30%的采样比较器，而且具有的采样率。
TLC5540的运转时序见图3。时钟信号CLK在每一个下降沿收集模仿输入信号，第N次收集的数据经过3个时钟周期的推迟之后，送到内部数据总线上。此刻假如输出使能OE有用，则数据可由CPU读取或进入缓冲存贮器。其间，时钟的高、低电平持续时刻tW（H）、tw（L）最小为12.5ns，时钟周期是了小为25ns，因此最高采样速率为40MSPS。
图中tpd为数据输出推迟时刻，典型值为9ns，最大为15ns；tPHZ、tPLZ为数据输出端有用至高阻的推迟时刻，最大为20ns；tPZH、tPZL为数据输出端从高阻转为有用的推迟时刻，最大为15ns。
4 参阅电压装备
TLC5540 可运用外部和内部两种参阅电压。其参阅电压装备见图4所示。外部参阅电压从REFT和REFB接入，并应满意VREFB+1.8V≤VREF≤VDDA， 0≤VREFB≤VREFB-1.8V和1.8V≤VREFT-VREFB≤5V。模仿输入电压规模为VREFB≤VREFT。关于从零电平开端的正极性模仿输入电压，REFB应接模仿地AGND。VREFT规模为1.8V～5V。如运用外部参阅电压，则可取得较高的精度和较小的噪声。
假如要简化电路，可利用TLC5540的内部分压电阻从模仿电源电压VDDA取得参阅电压。内部电压R1、Rref和R2的标称值别离为320Ω、270Ω和80Ω。图4（a）的装备适用于模仿输入电压规模+0.61V～+2.6V的状况，图4（b）的输入电压规模为0～+2.28V。因为R1的下端衔接外部滤波电容，故R1也兼作滤波电阻。若将图4（b）中的R1短接，则输入电压规模0～+5V。
5 运用
为了确保TLC5540的作业功用，体系电源应选用线性稳压电源而不是开关电源。VDDA和VDDD应就近与AGND和DGND衔接一个0.1μF的高频陶磁滤波电容。图5为其典型的云耦衔接装备图。其间FB1～FB3为高频磁珠，模仿供电电源AVDD经FB1～FB3为三部分模仿电路供给作业电流，以取得更好的高频去耦作用。
TLC5540 的一种运用参阅电路见图6。该电路分为两个作业状况：采样状况和读出状况。当主控CPU宣布发动指令后，RS触发器U8的Q=0，电路进入采样作业状况。当TLC5540的OE=0时，数据敞开。一起，时钟信号CLK经过U4和U7别离操控存贮器U6的读写操控端WE和片选端CS，并将采样数据写入存贮器 U6的内部单元。地址计数器U5为多级可预置同步加法计数器，时钟CLK经过多路开关驱动U5，在采样数据安稳后供给新的存贮地址。在整个采样状况下， CPU不干涉电路的作业，直至地址计数器计数溢出，高位输出信号Q13使RS触发器U8翻转，Q=1，电路进入读出状况。之后，TLC5540的OE= 1，输出数据被封闭。一起，存贮器U6的OE=0，采样数据可从内部读出。U6的读出地址仍由地址计数器U5供给，能够次序读出或随机读出。次序读出时，由多路开关U1的输入信号G操控，G的每一个跳变使地址添加1。随机读出时，由CPU地址总线供给的地址数据A0～A12置入地址计数器U5，在G的一次跳变后，有用地址即呈现在U5的输出端Q0～Q12上。存贮器数据总线呈现相应地址内的采样数据，以供CPU读取。
因为采样状况下的时钟频率或许高达40MHz，故存贮器U6、地址计数器U5以及其它部件均应具有相应的速度和尽或许小的信号推迟，以使各部件的协同作业满意TLC5540及存贮器的时序要求。该电路选用规范引脚的RAM芯片，还可选用双端口RAM或FIFO存贮器，它们均有较高的运转速度，并可简化电路设计。
6 小结
因为TLC5540选用了改善的半闪结构，因此具有高速率、低功耗和低价格的特色。可运用在数字电视、医学图画、视频会议、CCD扫描仪、高速数据改换及QAN调制等运用方面。
责任编辑：gt
