根据TD-SCDMA体系的特色和交错原理提出一种交错器电路的规划思路,进行了相关数据的剖析,在QuartusⅡ8.0软件平台上,用verilog言语进行了完成,并对其进行了编译、功用仿真和时序仿真。用QuartusⅡ8.0软件生成RTL门级电路,将实践生成电路与理论规划电路进行比较,并装备到可编程逻辑器件EP1K30TC144-3进行验证,测验结果表明本规划的正确性与有效性。
一种根据FPGA的TD_SCDMA块矩形交错器的规划与完成.pdf
一种根据FPGA的TD-SCDMA块矩形交错器的规划与完成
基于TD-SCDMA系统的特点和交织原理提出一种交织器电路的设计思路,进行了相关数据的分析,在QuartusⅡ8.0软件平台上,用verilog语言进行了实现,并对其进行了编译、功能仿真和时序仿真。用
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/news/dongtai/195021.html
