据估量，现在盛行的冒充电子产品现已占到整个商场份额的10%，这一数据得到了美国反灰色商场和反冒充联盟(AGMA)的支撑。AGMA是由惠普、思科和其它尖端电子OEM公司组成的一个职业安排。据该安排估量，制作商因盗版构成的丢失超越1000亿美元，而对最终用户来说，诺言损毁和牢靠性问题带来的隐性本钱则更难以确认。
可编程逻辑的盛行和ASIC的阑珊带来的负面影响是仿制规划越来越简略。对ASIC做反向工程是一件困难、贵重且费时的作业，而仿制最盛行的FPGA装备比特流则相对简略。如图1所示。
图1：偷盗一个FPGA规划并不杂乱。
因而，许多公司或许会发现他们的知识产权(IP)第二天就出现在竞争对手的产品中。剽窃者无需花费研制本钱，因而可以以比合法供货商低得多的价格出售产品，然后盗取更多的商场份额。
要害问题是怎么才干阻挠这种偷盗行为并证明规划一切权。Algotronix公司推出的DesignTag产品妄图处理上述问题。DesignTag代码可隐藏在FPGA比特流中，因而很难被定位和去除，即便剽窃者知道FPGA比特流中包括的DesignTag代码。
一旦这个代码被仿制进盗版比特流中，它就像信标相同不断提示：该规划是盗版的。这在概念上十分相似于运用UV笔符号邮政编码或邮递区号，尽管它不能阻挠盗版，但日后被运用时则能清晰一切权。
在XC3S2000 FPGA中DesignTag代码只占用价值0.57美分的硅片(运用100片以上的目录价)，占用芯片上1.3%的逻辑资源。与不合法仿制构成的潜在丢失比较，这点开支微乎其微。
更藏匿的问题来自所谓的“过制作(over-building)”。构成这个问题的布景是，曩昔10多年中许多公司吊销出产部门，专心于规划产品，并将产品交给合同厂商(CEM)制作。这种办法将CEM置于中心和要害方位。当然，绝大多数CEM是负责任的，供给有价值的服务。但也有少数不道德的CEM会出产超出合同数量的产品并出售给灰色商场，以便从中赢取超额利润。这时DesignTag就能派上用场，用来辨认规划的来历和一切者。
DesignTag的另一个运用是供给串行序列号或版别辨认。例如，医疗、轿车、工业、军事或航空范畴的制作商或许期望在设备上打上最终用户代码的符号，或盯梢FPGA装备版别。在更新频频的运用场合，版别操控特别重要。无需进行电气衔接就能在运作中的体系中检测出DesignTag，这对球栅阵列封装来说长处更大，因为触摸这种封装的顶部要比电气衔接便当得多，并且无需借助于或许影响正常作业的软件或硬件间断就能完结监督功用。
别的一个潜在的长处是让嵌入式体系与DesignTag交互，以便符号出毛病或状况条件。在这类运用场合，DesignTag经过编程可以输出一个指示内部状况的不同代码。
DesignTag作业原理
DesignTag是一个小型低本钱IP内核，可以内置在FPGA中作为规划的一部分。它是一种带仅有代码(“签名”)的数字内核，可以从外部辨认，而无需读取FPGA比特流或内部寄存器。
它的作业原理是以一种预先界说好的办法调制主器材的功耗。细小的热脉冲能以很低的衰耗透过芯片封装传达。功率“浪涌”电平被选中以供给只要约0.1℃的封装温升。额定添加的典型功耗值是5mW，而中等规划的Spartan FPGA的正常功耗一般大于150mW，这意味着这个符号信号远低于噪声电平。
DesignTag默许状况下在作业15分钟后封闭(用户可修正这个时刻)，这样做有两个作用。首要，它消除了少数添加的功耗。其次，它使剽窃者的检测愈加困难。DesignTag也可以被FPGA中产生的内部事情触发，这种事情可以是发送ID代码或指示内部状况，或是毛病条件的一条指令。
DesignTag数据库
一切DesignTag的代码数据都保存在中心数据库中。用户可以挑选将他们的代码“揭露”或“荫蔽”。揭露列表的优势在于一切DesignTag阅览软件都可以检测这些代码，然后答应用户、履行署理或合同厂商承认被测器材(DUT)的有用性。
比较之下，当用户不期望任何第三方知道他们的产品是否被打上了符号时，荫蔽代码是最好的挑选。在这种状况下，代码由用户分发到受信赖方，只要设备了这些代码的阅览软件才干检测出相应的符号。
将DesignTag集成进FPGA
在FPGA中运用的这种IP内核被实例化为HDL代码，构成一个用Verilog或VHDL编写的“黑盒”。可供交给的内容包括，用于驱动热量输出的内置代码以及电路要求的I/O引脚。全数字规划的尺度很小，一般在赛灵思的Spartan 3 FPGA中只占用256个片(slice)。
依据安全性考虑，这种内核只供给加密过的EDIF网表。该IP选用了多种技能来阻挠“反向工程”，并且可以将自己荫蔽起来避免遭到篡改或检测。DesignTag内核很大程度上独立于用户规划，因而对规划流程的影响很小。
图2：DesignTag供给了“偷盗依据”。
DesignTag选用2~250MHz规划之内的一个输入时钟来驱动作业时序。这个时钟应来历于体系内的任何有用时钟，而不能是专门为符号IP内核产生的时钟。最主要的原因是最低本钱要素，它还能经过并入体系来利诱检测或间断符号功用的妄图。
DesignTag的操控输入可以由嵌入式体系驱动，或在规划阶段设置为默许值。例如，符号内核可以依据需求设置为接连发送；也可以在上电后的一段规则时刻内发送，然后进入待机形式。还有别的一个选项，即发送序列可以在任何时刻由一个触发脉冲(Trigger)输入端来发动。
符号内核可以答应最多4个不同的内置代码，这可以经过代码挑选 (Code Select) 输入端进行挑选。嵌入式体系可以对这个内核进行编程，让它依据要求发送其间一个代码来指示内部状况条件。例如，指示内存产生溢出或检测到软毛病条件，整个进程不会间断体系功用。
篡改输出(Tamper output)信号可以从DesignTag送入嵌入式体系，这有两个长处。榜首，它能用作削弱体系功用的去激活信号，并经过翻转装备比特流中的随机比特来利诱撤销符号功用的妄图。第二，假如进犯者对比特流施行反向工程来重建规划，因为DesignTag块看起来像是规划的有机组成部分，因而无法被辨认。
检测DesignTag输出
可以在器材正常作业时，将热电偶以良好热触摸的办法放置在封装顶部来检测DesignTag代码，如图3所示。热量读取数据被输入进DesignTag阅览软件，并进行解密。完结代码辨认的检测时刻需求数分钟，体系可以检测和区别同一器材中的多个符号。
图3：用热电偶检测热信号。
不良条件或许添加检测时刻，但内部算法会跟着采样量的添加而使牢靠性添加(图4)。假如阅览作业在停止空气中进行，获取时刻则可以缩短。因为加电而导致DUT本身的散热不会阻挠符号的检测。或许延伸检测时刻的要素包括：热不稳定状况，探针与封装之间触摸不良，或一个规划中有多个代码。
图4：信号被累积和处理，直到取得很高的掌握性。
DesignTag可以支撑一切盛行的封装类型。不过现在DesignTag不引荐用于散热器或采纳强制制冷的场合。
Algotronix公司引荐运用Pico科技公司带热电偶的TC-08数据记录仪。其它设备正在评价中。TC-08已包括在DesignTag入门套件中，套件中还包括有阅览器软件、设备有FPGA和5个有用DesignTag代码的评价板(图5)。阅览器软件可在运转Windows(XP或Vista)的PC上运转。
图5：入门级套件包括数据记录仪、软件、评价板和5个仅有代码。
分析进犯DesignTag的妄图
任何反剽窃机制的最重要特性之一是辨认、删去或去激活身份符号的难度。潜在偷盗者要处理的榜首个问题是判别盗版代码中是否包括DesignTag。细小的热信号包括有64位代码，有必要运用DSP宽和密技能才干检测出来。扩展代码被用来操控选用线性反应移位寄存器(LFSR)这类电路的热产生器。
扩展代码产生电路依据仅有的‘符号ID’，就像是密钥相同，其间每个密钥可导致不同的伪噪声序列。DesignTag阅览软件可以辨认揭露代码，但没有基础知识和授权，软件是无法检测私有代码的，这些代码将坚持隐秘状况。
各种形状的符号波形是伪随机的。这些代码经过重复的功率循环和相关被调查信号可以挫折那些解码信号的妄图。
别的一种或许的进犯办法是取得多个DesignTag IP内核，并在比特流或加密的网表级对它们进行比较，以便调查哪些特别源码被修正过，并假定这些特别源码对应的便是符号代码比特。为了挫折这种进犯，符号IP内核的许多内容以随机办法加以改动，然后在恣意两个符号实例之间构成巨大数量的差异。
进犯者或许妄图去激活DesignTag。DesignTag是在规划捕获阶段作为黑盒实例化进FPGA规划的，一旦融入规划，就被集成进装备SRAM器材的比特流中。用户可以挑选加密这些比特流，但大多数用户不会这么做。FPGA装备比特流的大小不等，一般从中等规划的Spartan器材的2Mb到大型Virtex系列器材的10Mb都有。进犯者或许妄图运用软件从比特流信息中重构网表。
尽管曩昔这种软件现已开发出来，并且在技能文献中有过陈述，但现在进犯者好像还无法揭露得到这些东西。这种软件的输出一般是映射到FPGA原语后的扁平规划网表；尽管在比特流基础上向前进了一步，但与原始的规划源代码比较还有很大的距离。
进犯者还或许在比特流级测验和操作规划，他们会有挑选的“翻转”某些比特，然后在封闭安全特性的状况下监督作用。挫折这种进犯的要害是使每次‘翻转一个比特，然后调查产生了什么’所需的时刻尽或许长，并使进犯者很难判别实践的安全特性是否彻底被封闭。读一个DesignTag代码需求花数分钟时刻，这使得相似这种依据研讨的进犯的可行性大大下降。
与FPGA规划安全机制比较，DesignTag的优势还在于它不依赖于FPGA的特定资源，而进犯者很简略运用这种依赖性确认比特流中的方位。
依据闪存或反熔丝技能的FPGA是在工厂中装备的，因而包括DesignTag的代码不会走漏给最终用户。针对DesignTag的任何进犯都将触及物理性地篡改器材，然后导致FPGA损坏。
热信号
到这儿你或许想知道为何挑选非传统的信号前言。与芯片内电路沟通信号最清楚明了的办法是经过封装引脚。但是，这种机制在这种情形下有很大的缺陷。为了有益于最终用户，符号机制有必要独立于设备芯片的电路板，并独立于任何体系软件。
在某些状况下，电路板和体系软件开发人员或许便是置疑乱用IP的那一方。别的，拜访符号不该要求具体地了解包括可疑芯片的体系。在运用BGA芯片和精密距离扁平封装时，即便在电路板上找到适宜的方位来勘探信号也或许很有技巧性。因而经过封装引脚拜访符号信息一般要求训练有素的技能人员才干办到。
经过封装的热通道带宽很窄，这与DesignTag选用的信号机制十分匹配。数据传输速率很低，但创立代码只需极少数的比特，并且热信号办法还有一些额定的长处。例如，热信号经过封装发送，并被与封装顶部触摸的探针检测到，这种办法不会影响器材的正常作业。因为无需拜访电气衔接，也不需求运用额定的封装引脚，因而DesignTag可以被添加到现有产品中而不改动其引脚布局。
半熟练操作人员可以从器材所在方位或在测验设备中进行阅览。高引脚数量的球栅阵列要求高密度的PCB走线，而引出到测验点的额定走线是个大问题，或许让进犯者想到DesignTag的存在。运用EMI、射频或电源噪声的符号信号办法理论上也是或许的。低电平电气信号机制将深受芯片正常作业、快速电源毛刺和地线反弹以及相邻PCB走线信号耦合带来的外部噪声的影响。而比如无线电波、主电源和其它EMI等外部信号源也会构成搅扰。
现代体系要求多个电源，这些电源有必要很好地加以屏蔽和去耦。电源滑润滤波或许负面影响到芯片输出的回送信号，然后下降芯片功用和符号信号质量。尽管电气信号的宽带宽可以供给快速检测，但试验标明这种长处无法弥补上述缺陷。
本文小结
反IP侵权和克隆规划的本钱在敏捷进步。本文介绍的DesignTag技能供给了在规划中添加水印的低本钱便当办法。符号方针规划供给了验证盗版或侵权行为的简略途径，无需求助于冗长的工程评价。只需数分钟就能检测出赝品，这使得DesignTag成为一种值得推行的处理方案。
