S3C2440的时钟体系

S3C2440的默许作业主频有两种12MHz和16.9344MHz，也便是咱们的晶振的频率，但一般12MHz的晶振用的比较多，Fin便是指咱们接的晶振频率。咱们都知道s3c2440上电正常作业后频率是远远大于12MHz和16.9344MHz的，咱们的s3c2440的cpu正常作业时的频率便是405MHz，因而这就需求一个电路来提高频率，在s3c2440的datasheet中找到了这个电路，下面这个便是PLL电路：

由图中能够看出，Fin进去后，通过PLL电路，终究输出两个PLL信号频率即MPLL和UPLL，这两个又是什么呢

UPLL是专用于USB设备的，MPLL是用于CPU及外围电路的，不清楚，仍是得找s3c2440的datasheet，下面这便是从datasheet中截取的：

图中给出了各种接口设备运用的时钟信号

UPLL是USB专用，这儿就不讲了，下面要点讲下MPLL，方才现已说了MPLL首要用于CPU和外围设备，但外围设备和CPU的作业频率并不相同啊，CPU的作业频率必定比外设要高，这就必定要对MPLL进行处理，所以FCLK，HCLK，PCLK就上台了

首要讲下FCLK，首要看下datasheet中的介绍:

The Clock control logic in S3C2440A can generate the required clock signals including FCLK for CPU, HCLK for the
AHB bus peripherals, and PCLK for the APB bus peripherals.

信任搞嵌入式的都能看的懂，FCLK是CPU用的，HCLK是AHB总线用的，比如说SDRAM，PCLK是APB总线用的，比如说UART。这三个咱们一个个来解说，首要看FCLK，CPU用的，看datasheet中的关于FCLK的时序图，咱们就会看出一些东东。

从上面的图中能够看到FCLK在CPU上电后，过了一段时刻就发生了比较大的改变，显着值变大了，从上面这个图中咱们能够大致看出s3c2440上电发动进程：

1、上电几毫秒后（power由低变高），晶振输出安稳，此刻FCLK=晶振频率，nRESET信号康复高电平后，CPU开端履行指令。

2、咱们能够在程序最初发动MPLL，在设置MPLL的几个寄存器后，需求等候一段时刻(Lock Time)，MPLL的输出才安稳。在这段时刻(Lock Time)内，FCLK停振，CPU停止作业。Lock Time的长短由寄存器LOCKTIME设定。