工业、仪器仪表和医疗设备中运用的高功能数据收集信号链需求宽动态规模和高精度。 经过添加可编程增益放大器，或许并联运用多个ADC，然后使用数字后处理对成果进行均匀，可以进步ADC的动态规模，但受制于功耗、空间和本钱，这些办法或许不切实际。 过采样技能不只能让ADC以低本钱完成高动态规模，而且处理了空间、热和功耗规划方面的难题。
过采样是以大幅高于奈奎斯特速率(两倍信号带宽)的速率对输入信号进行采样，然后进步信噪比(SNR)和有效位数(ENOB)。 当ADC过采样时，量化噪声会扩展，使其大部分出现在方针带宽以外，然后添加较低频率下的全体动态规模。 使用数字后处理可以消除方针带宽之外的噪声，如图1所示。 过采样比(OSR)等于采样速率除以奈奎斯特速率。 过采样引起的动态规模添加量(ΔDR)可计算如下：ΔDR = log2(OSR) × 3 dB。 例如，对ADC进行4倍过采样可添加6 dB的动态规模或多供给1位分辨率。
图1 . 奈奎斯特ADC过采样
大都集成数字滤波器的Σ-Δ型ADC本来就可以完成过采样特性，调制器时钟速率通常是信号带宽的32到256倍，但关于需求快速切换输入通道的使用，可用的Σ-Δ型ADC很有限。 SAR型架构没有延时或流水线推迟，支撑高速操控环路和输入通道快速切换，而且其高吞吐速率也答应过采样。
尽管这两种ADC拓扑结构都能精确地丈量低频信号，但SAR型ADC的功耗与吞吐速率成正比，而Σ-Δ型ADC的功耗通常是固定的，相比之下，前者的功耗至少要低50%。 ADI公司的5 MSPS、18位SAR型ADC AD7960便是一个比如，它具有高吞吐速率和线性功耗改变特性。
放置在SAR型ADC之前的低通滤波器可使混叠最小，并能经过约束带宽来下降噪声。 Σ-Δ型ADC的高过采样比和数字滤波器可最大程度地下降其模仿输入端的抗混叠要求，过采样则能下降全体噪声。 为了进步灵活性，FPGA上也可以履行定制数字滤波。
高功能SAR型ADC的低噪底和高线性度使其可以供给更高的带宽、高精度和较短时刻窗口内的离散采样才能，满意快速丈量和操控使用的要求。 高吞吐速率、低功耗和小尺度则有助于规划人员应对高通道密度体系中常见的空间、散热、功耗及其他重要规划应战。 针对满量程输入信号，SAR型ADC还能供给最低的噪底，完成更高的SNR和超卓的线性度，但与Σ-Δ型ADC不同的是，SAR型ADC无法按捺挨近DC(50/60 Hz)的1/f 噪声。
SAR型和Σ-Δ型ADC各有千秋，数据收集体系规划人员有必要依据功能、速度、空间、功耗和本钱要求进行选择。
