概述：本文介绍了一种运用可变电压操控的电流源(VVCCS)完成的根据比较器的新式缓冲器。可盯梢电流源的运用供给了高精度的功能，不只能削减输出节点的过冲差错，还能削减过冲差错相对输出电压的改变。一同运用0.18μm CMOS技能的仿真对这种办法进行了验证，引荐电路的总功耗估量为616μW。
导言
现在，削减电池耗费已经成为电路规划师的优先使命之一。最近呈现了一种根据新式比较器的开关电容电路[1]。它能够代替运算放大器，而后者与比较器、开关、电流源和逻辑操控门一同占有了总功耗的最大部分。尽管根据运放的电路能够迫使输入节点构成虚拟地，但根据比较器的电路能够完成虚地条件。尽管如此，但这些根据比较器的电路存在过冲差错问题。这种过冲差错首要来源于比较器有限延时、电流源呼应时刻和逻辑操控固有延时。为了战胜这个缺陷，能够运用精密电流源来削减过冲差错。在文献[2]的缓冲器电路中运用了根据比较器的开关电容，它引荐了一种不同的办法来减小过冲差错。为了补偿精密电流源的损耗，运用了开关和纠错电阻(图1(a))。不过这种缓冲器依然存在显着的过冲差错以及过冲差错相对输出电压的改变。
本文提出了能够在根据比较器的缓冲器规划中运用的新办法，它既能削减过冲差错，也能削减过冲差错相对输出的非线性。
根据比较器的引荐缓冲器电路
引荐缓冲器的构建模块和时钟时序图别离如图1.1(b)和(c)所示。双路输出比较器用于操控可变电压操控的电流源。在预置阶段，输出电压保持在电路的最低电压。尽管输出小于输入，但比较器的输出将翻开电流源。负载电容被充电，Vout电压上升。在?1阶段开端时，E1和E2为0，此刻电路中活动的是电流源最大值。跟着Vout的上升，E1成正比添加。接着VVCCS电流值逐渐减小，输出斜率随之减小。
E2可低可高。当Vout跳过输入电压值时，E2被置为高，负载电容不再被充电。电路固有延时效应经过VVCCS减小了，因而在输出电压中发生的过冲差错值能够忽略不计。过冲差错能够用高分辨率比较器进一步减小，但会添加功耗。
图1：a)带电阻纠错电路的根据比较器的缓冲器[2]。b)根据比较器的引荐缓冲器电路框图。c)时钟时序图。
可变电压操控的电流源
在引荐电路中运用的定制的可变电压操控电流源[3]如图2(a)所示。当E1和E2处于最低点时，输出电流的最大值将流过输出端。当E1添加时，M2和M4的电流以及Iout将减小。终究当E2被置高时，M5被关断。
定制的比较器
根据比较器的引荐缓冲器中运用的电压比较器如图2(b)所示[4]。为了进步比较器的增益，后置放大器电路与文献[4]有所不同，后者运用NMOS输入放大器。别的，在这个比较器中，信号E1由M2的漏极驱动，这个漏极清楚地再现了信号Vin的改变，而信号E2只要两个状况。在这个比较器中有三个首要模块：由M1和M2组成的前置放大器级，包括M3-M6的判定电路级，以及由剩下电路组成的后置放大器级。榜首级电路仅仅一个根本的差分n沟道放大器，连接着来自第二级的有源负载。第二级电路中的判定进程如下：首要考虑Vin低于Vref的状况。此刻M4导通，M3关断。因而一切偏置电流经过M4和M6。在这种状况下，E1和E2处于它们的最低点。跟着Vin添加并挨近Vref，M4和M6中的电流开端减小，因而E1从地电平开端逐渐按份额添加到Vin，而E2依然是0。当Vin超越Vref电平常，偏置电流将流过M3和M5。现在E2运用判定电路的再生特点快速上升到高电平状况。最终，运用后置放大器级电路增强比较器的分辨率。
图2：a)可变电压操控的电流源，b)引荐架构中的定制比较器。
仿真成果
为了验证根据比较器的引荐缓冲器精度，在HSPICE环境下用0.18μm规范CMOS工艺和1.8V电源电压对电路进行了仿真。假定共模电压、正弦输入信号的起伏和频率别离是0.9V、0.2V和10KHz。电路作业时钟为1MHz，负载为1pf%&&&&&%。图3显现了引荐电路的输入、输出、E1和E2波形。从图中能够看出，当Vout远小于Vin时，Vout电压以高斜率上升。当Vout挨近于Vin电压值时，输出斜率会减小。E1信号应盯梢比较器输出信号的逐渐添加。别的，当Vout超越Vin电压值时，E2信号状况被触发。
图3：信号E1、E2和Vout。
将各种输入电压值运用于引荐电路，成果见表1。在信号E2变高进程中对这些成果进行了测验。
表1：过冲差错与输入电压值的联系，并与根据曾经比较器的缓冲器成果进行了比较。
本文小结
本文介绍了根据比较器的典型缓冲器的新模型。为了最大极限地减小过冲差错，运用了一个可变电压操控的电流源，并运用了具有两个输出端的定制比较器。经过与曾经先进规划的比较向咱们展现了引荐电路的更好功能。仿真是在选用0.18μm规范CMOS工艺的HSP%&&&&&%E环境中进行的。引荐缓冲器的功耗估量为616μW。
