在最高的线路速率下完成串行协议
Virtex™-5 FPGA 体系衔接功能技能为在芯片、电路板和体系之间树立高速、高带宽衔接供给了功能最高的处理方案。
用于千兆位级串行收发器规划的 RocketIO™ GTX 收发器和用于并行 I/O 的公认的 SelectIO™ 技能完成了新式串行规范与现有并行规范之间的灵敏衔接。
完好的衔接功能处理方案套件可以帮您敏捷选用抢先的串行协议。套件包括:
- IP 核
- 规划东西
- 特征描述陈述
- 技能文档
- 开发板
简化了这些规划
- 开关体系
- 服务器和存储器体系
- 背板
- 线卡
简介
- 速度规模为 500 Mbps – 6.5 Gbps 的高功能 SERDES 支撑悉数惯例协议
- 穿插渠道引脚兼容性简化了从 GTP 收发器进行规划晋级,然后完成了更高的线路速率
- 可以在单个 FPGA 内完成多种协议(规范和定制)
- 先进的4-抽头断定反应均衡(DFE),结合接纳器内的线性均衡,可以处理高线路速率下的信号完好性应战
- 发射器预加剧可以改进信号完好性
- 集成式“变速箱”可以完成灵敏编码:
8b/10b、64b/66b 和 64b/67b - 与集成式 PCI Express® 端点和三态以太网 MAC 模块一同无缝运转
- 低功耗:6.5 Gbps 下,低于 200 mW
- 内置式 PRBS 发生器/查验器可以加快调试
深入探讨
高功能串行衔接功能
6.5 Gbps 下,新的 RocketIO GTX 收发器规划耗费的功率低于 200 mW。
易于规划
RocketIO GTX 收发器导游简化了装备,节省了时刻,而且其菜单驱动装备完成了不同的协议接口。东西使用定制功能为串行接口的快速集成和验证生成了一个封装、一个示例规划和一个测验渠道。
Tx 和 Rx 均衡的广泛设置使你能在最难抵挡的通道上调理收发器,以便完成牢靠的操作。内置式 PRBS 发生器和查验器简化了特性阐明和调试。您可以在正确的设置上快速归零,然后完成最大的规划余量。这些特性对行业规范文本设备和具有低成本、简洁易用的确诊功能的 Xilinx IBERT 东西起作用。
特定规划特性
背板规划 | |
---|---|
特色 | 长处 |
多速率支撑 | 500 Mbps – 6.5 Gbps |
可编程终端 | 降低了信号反射 简化了板级规划 |
可编程电压规模 | 减小了功耗 |
发射预加剧 | 改进了信号完好性 |
集成式 AC 耦合 | 能与其它器材直接接口 减少了元件数目 |
DFE 和线性接纳均衡 | 改进了信号完好性 晋级了前期背板 |
线卡规划 | |
---|---|
特色 | 长处 |
多速率支撑 | 500 Mbps – 6.5 Gbps |
FPGA 架构 | 完成处理元件(MAC/成帧器)的集成 完成了定制 |
可编程物理编码子层(PCS) | 能在单个线卡中支撑多个协议 |
开关体系规划 | |
---|---|
特色 | 长处 |
多速率支撑 | 500 Mbps – 6.5 Gbps |
RocketIO 千兆位级收发器多达 24 个 | 完成了多个端口数密度点 |
发射预加剧 | 改进了信号完好性 |
接纳均衡 | 改进了信号完好性 使得您可以晋级前期背板 |
服务器和存储器体系规划 | |
---|---|
特色 | 长处 |
多速率支撑 | 500 Mbps – 6.5 Gbps 在单个线卡内完成了对多个通讯速度的支撑 |
动态重装备端口 | 可以对 PMA 和 PCS 设置进行快速晋级 |
电闲暇(带外信号) | 完成改动状况的链接 PCI Express 1.1 兼容 |