记住《佟林传》里，佟林练的基本功是“绕大树、解皮绳”，然后才练成了什么“鬼影随行、柳叶绵丝掌”。
在我看来，成为一名说得过去的FPGA规划者，需求练好5项基本功：仿真、归纳、时序剖析、调试、验证。
需求着重的一点是，以上基本功是针对FPGA规划者来说的，不是针对IC规划者的。关于IC规划，我不明白，所以不敢妄言。
关于FPGA规划者来说，练好这5项基本功，与用好相应的EDA东西是同一进程，对应联系如下：
1. 仿真：Modelsim, Quartus II(Simulator Tool)
2. 归纳：Quartus II (Compiler Tool, RTL Viewer, Technology Map Viewer, Chip Planner)
3. 时序：Quartus II (TimeQuest Timing Analyzer, Technology Map Viewer, Chip Planner)
4. 调试：Quartus II (SignalTap II Logic Analyzer, Virtual JTAG, Assignment Editor)
5. 验证：Modelsim, Quartus II(Test Bench Template Writer)
把握HDL言语尽管不是FPGA规划的悉数，可是HDL言语对FPGA规划的影响贯穿于整个FPGA规划流程中，与FPGA规划的5项基本功是相得益彰的。
关于FPGA规划者来说，用好“HDL言语的可归纳子集”能够完结FPGA规划50%的作业——规划编码。
练好仿真、归纳、时序剖析这3项基本功，关于学习“HDL言语的可归纳子集”有如下协助：
1. 经过仿真，能够调查HDL言语在FPGA中的逻辑行为。
2. 经过归纳，能够调查HDL言语在FPGA中的物理完结方式。
3. 经过时序剖析，能够剖析HDL言语在FPGA中的物理完结特性。
关于FPGA规划者来说，用好“HDL言语的验证子集”，能够完结FPGA规划别的50%的作业——调试验证。
1. 树立验证环境，经过仿真的手法能够查验FPGA规划的正确性。
2. 全面的仿真验证能够削减FPGA硬件调试的作业量。
3. 把硬件调试与仿真验证办法结合起来，用调试处理仿真未验证的问题，用仿真确保现已处理的问题不在调试中再现，能够树立一个回归验证流程，有助于FPGA规划项意图保护。
FPGA规划者的这5项基本功不是孤立的，有必要结合运用，才干完结一个完好的FPGA规划流程。反过来说，经过完结一个完好的规划流程，才干最有效地操练这5项基本功。对这5项基本功有了开始知道，就能够逐一深化学习一些，然后把学到的常识再次用于完好的规划流程。如此重复，就能够逐渐进步规划水平。选用这样的按部就班、螺旋式上升的办法，只需经过培训入了门，就能够自学自练，自我进步。
市面上出售的有关FPGA规划的书本为了确保结构的完好性，对FPGA规划的每一个方面分隔介绍，每一方面尽管深化，可是因为短少其他相关方面的支撑，读者很难付诸实践，只要通读完全书才干对FPGA规划取得一个全体的知道。这样的书本，作为工程培训指导书不可，能够作为某一个方面进阶的参考书。怎么运用现有的书本进行自学，这是后话。
关于新入职的职工来说，他们往往对FPGA的全体规划流程有了开始知道，5项基本功的某几个方面或许很厚实。可是因为某个或某几个方面才干的短缺，约束了他们单独完结整个规划流程的才干。入职培训的意图便是协助他们把握全体规划流程，培育自我获取信息的才干，经过几个规划流程来回的练习，构成自我促进、自我发展的良性循环。在这一进程中，跟着对作业触及的常识的广度和深度的知道逐渐明晰，新职工的自信心也会逐渐增强，对个人的发展方向也会逐渐清晰，才干积极主动地参加到工程项目中来。
