DSP能够降频运用吗？
能够，DSP数字信号处理的主频均有必定的作业范围，因而DSP均能够降频运用。
怎么挑选外部时钟？
DSP的内部指令周期较高，外部晶振的主频不行，因而DSP大多数片内均有PLL。但每个系列不尽相同。
1)TMS320C2000系列：
TMS320C20x：PLL能够÷2，×1，×2和×4，因而外部时钟能够为5MHz－40MHz。
TMS320F240：PLL能够÷2，×1，×1.5，×2，×2.5，×3，×4，×4.5，×5和×9，因而外部时钟能够为2.22MHz－40MHz。
TMS320F241/C242/F243：PLL能够×4，因而外部时钟为5MHz。 TMS320LF24xx：PLL能够由RC调理，因而外部时钟为4MHz－20MHz。
TMS320LF24xxA：PLL能够由RC调理，因而外部时钟为4MHz－20MHz。
2)TMS320C3x系列：
TMS320C3x：没有PLL，因而外部主频为作业频率的2倍。
TMS320VC33：PLL能够÷2，×1，×5，因而外部主频能够为12MHz－100MHz。
3)TMS320C5000系列：
TMS320VC54xx：PLL能够÷4，÷2，×1-32，因而外部主频能够为0.625MHz－50MHz。
TMS320VC55xx：PLL能够÷4，÷2，×1-32，因而外部主频能够为6.25MHz－300MHz。
4)TMS320C6000系列：
TMS320C62xx：PLL能够×1，×4，×6，×7，×8，×9，×10和×11，因而外部主频能够为11.8MHz－300MHz。
TMS320C67xx：PLL能够×1和×4，因而外部主频能够为12.5MHz－230MHz。
TMS320C64xx：PLL能够×1，×6和×12，因而外部主频能够为30MHz－720MHz
怎么挑选DSP的外部存储器？
DSP的速度较快，为了确保DSP数字信号处理的运转速度，外部存储器需求具有必定的速度，不然DSP拜访外部存储器时需求参加等候周期。
1)关于C2000系列： C2000系列只能同异步的存储器直接相接。 C2000系列的DSP现在的最高速度为150MHz。主张能够用的存储器有：
CY7C199-15：32K×8，15ns，5V；
CY7C1021-12：64K×16，15ns，5V； CY7C1021V33-12：64K×16，15ns，3.3V。
2)关于C3x系列： C3x系列只能同异步的存储器直接相接。 C3x系列的DSP的最高速度，5V的为40MHz，3.3V的为75MHz，为确保DSP无等候运转，别离需求外部存储器的速度<25ns和<12ns。主张能够用的存储器有：
ROM： AM29F400-70：256K×16，70ns，5V，参加一个等候；
AM29LV400-55(SST39VF400)：256K×16，55ns，3.3V，参加两个等候（现在没有更快的Flash）。
SRAM： CY7C199-15：32K×8，15ns，5V；
CY7C1021-15：64K×16，15ns，5V；
CY7C1009-15：128K×8，15ns，5V；
CY7C1049-15：512K×8，15ns，5V；
CY7C1021V33-15：64K×16，15ns，3.3V；
CY7C1009V33-15：128K×8，15ns，3.3V；
CY7C1041V33-15：256k×16，15ns，3.3V。
3)关于C54x系列： C54x系列只能同异步的存储器直接相接。 C54x系列的DSP的速度为100MHz或160MHz，为确保DSP无等候运转，需求外部存储器的速度<10ns或<6ns。主张能够用的存储器有：
ROM： AM29LV400-55(SST39VF400)：256K×16，55ns，3.3V，参加5或9个等候（现在没有更快的Flash）。
SRAM： CY7C1021V33-12：64K×16，12ns，3.3V，参加一个等候；
CY7C1009V33-12：128K×8，12ns，3.3V，参加一个等候。
4)关于C55x和C6000系列： TI的DSP中只要C55x和C6000能够同同步的存储器相连，同步存储器能够确保体系的数据交换功率更高。
ROM： AM29LV400-55(SST39VF400)：256K×16，55ns，3.3V。
SDRAM： HY57V651620BTC-10S：64M，10ns。
SBSRAM： CY7C1329-133AC，64k×32；
CY7C1339-133AC，128k×32。
FIFO：CY7C42x5V-10ASC，32k/64k×18。
DSP芯片有多大的驱动才能？
DSP数字信号处理的驱动才能较强，能够不加驱动，衔接8个以上规范TTL门。
调试TMS320C2000系列的常见问题？
1)单步能够运转，接连运转时总回0地址： Watchdog没有关，接连运转复位DSP回到0地址。
2)OUT文件不能load到片内flash中： Flash不是RAM，不能用简略的写指令写入，需求专门的程序写入。CCS和C Source Debugger中的load指令，不能对flash写入。 OUT文件只能load到片内RAM，或片外RAM中。
3)在flash中怎么参加断点： 在flash中能够用单步调试，也能够用硬件断点的办法在flash中参加断点，软件断点是不能加在ROM中的。硬件断点，设置存储器的地址，当拜访该地址时发生中止。
4)中止向量： C2000的中止向量不行重定位，因而中止向量有必要放在0地址开端的flash内。在调试体系时，代码放在RAM中，中止向量也有必要放在flash内。
调试TMS320C3x系列的常见问题？
1) TMS320C32的存储器装备： TMS320C32的程序存储器能够装备为16位或32位；数据存储器能够装备为8位、16位或32位。
2)TMS320VC33的PLL操控： TMS320VC33的PLL操控端只能接1.8V，不能接3.3V或5V。
怎么调试多片DSP？
关于有MPSD仿真口的DSP（TMS320C30/C31/C32），不能用一套仿真器一起调试，每次只能调试其间的一个DSP；关于有JTAG仿真口的DSP，能够将JTAG串接在一起，用一套仿真器一起调试多个DSP，每个DSP数字信号处理能够用不同的姓名，在不同的窗口中调试。留意：如果在JTAG和DSP间参加驱动，必定要用快速的门电路，不能运用如LS的慢速门电路。
在DSP体系中为什么要运用CPLD？
DSP的速度较快，要求译码的速度也有必要较快。使用小规模逻辑器材译码的方法，已不能满意DSP体系的要求。一起，DSP体系中也常常需求外部快速部件的合作，这些部件往往是专门的电路，有可编程器材完结。 CPLD的时序严厉，速度较快，可编程性好，十分适合于完结译码和专门电路。
DSP体系构成的常用芯片有哪些？
1) 电源： TPS73HD3xx，TPS7333，TPS56100，PT64xx…
2)Flash： AM29F400，AM29LV400，SST39VF400…
3)SRAM： CY7C1021，CY7C1009，CY7C1049…
4)FIFO: CY7C425，CY7C42x5…
5)Dual port： CY7C136，CY7C133，CY7C1342…
6)SBSRAM： CY7C1329，CY7C1339…
7)SDRAM： HY57V651620BTC…
8)CPLD： CY37000系列，CY38000系列，CY39000系列…
9)PCI： PCI2040，CY7C09449…
10)USB： AN21xx，CY7C68xxx…
11)Codec：TLV320AIC23，TLV320AIC10…
12)A/D,D/A：ADS7805，TLV2543…
什么是boot loader？
DSP的速度赶快，EPROM或flash的速度较慢，而DSP片内的RAM很快，片外的RAM也较快。为了使DSP充分发挥它的才能，有必要将程序代码放在RAM中运转。为了便利的将代码从ROM中搬到RAM中，在不带flash的DSP中，TI在出厂时固化了一段程序，在上电后完结从ROM或外设将代码搬到用户指定的RAM中。此段程序称为“boot loader”。
