摘要：操控处理模块是UHF RFID读写器电路的一个重要组成部分，该模块电路的规划及完结是当时UHFRFID体系一个研讨的热门。依据此，对UHF RFID体系读写器的操控处理模块电路的组成结构、完结办法，特别是微处理器的选用进行了比较分析和综述，指出了依据SOPC规划理念、NiosⅡ嵌入式软核处理器的操控处理模块规划契合电子体系规划的开展潮流和趋势，具有市面上其它规划计划不行比较的优势。
UHF RFID体系读写器硬件电路首要由操控处理模块及其外围电路、射频收发模块及天线组成，其间操控处理模块和射频收发模块是读写器硬件体系的中心。操控处理模块又可分为基带处理单元和操控单元，现在国内市面上的UHF RFID体系读写器操控处理模块硬件的干流规划计划是以ASIC(专用集成电路)组件、微处理器来完结。
1 操控处理模块的硬件规划
UHF RFID体系读写器的操控处理模块首要完结对射频收发模块的操控，完结对高频信号的装备、编码、解码、校验、防磕碰、协议操控，承当读写器与外部设备或主机之间的运用接口等功用。现在，一是在同一片高集成度、高功用单片机、ARM、DSP或FPGA中完结操控处理模块的操控单元与基带处理单元，完结相关功用，其次是将操控单元与基带处理单元别离，选用单片机+单片机、单片机+DSP、单片机+FPGA、DSP+FPGA、ARM+FPGA等多操控器结构的完结办法，前者完结操控单元的协议解析、防磕碰等，后者完结基带处理单元的编码、解码、滤波、校验等，这些依据高端微处理器的读写器占有了商场的首要比例。
1.1 操控单元与基带处理单元结合在一起完结操控处理模块
此刻，微处理器的挑选至关重要，要求有相对高的速度、比较高的稳定性和丰厚的I/O设备端口，而且还要有相对低的功耗。
1.1.1 选用单片机
现在单片机常用的有MCS-51系列、PIC系列等器材，以8位、16位为主，一般没有操作体系，选用单片机完结操控处理模块，电路规划比较简略、本钱较低，有很强的接口功用。文献操控处理模块便是由C8051F340单片机及其最小体系组成，担任经过USB接口接纳上位机发送的指令，解析指令并对射频收发芯片AS3992进行操控，将AS3992的反应信息传输给上位机。文献运用单片机C8051F120完结操控处理模块，完结信号的编解码、数据处理、与上位机通讯并呼应其指令等功用。存在的问题是单片机能完结的功用比较简略，逻辑接口数据量较少，功用的扩展才能不强，数据处理速度相对较低，实时性不行，因而合适操控需求相对简略的场合，与现在产品网络化、智能化存在必定的不同。
1.1.2 选用ARM处理器
ARM系列处理器牢靠性、安全性高，功耗低，速度快、处理才能强，接口资源丰厚，扩展才能强、兼容性好，一起可加载Linux、WinCE等杂乱操作体系，具有较强的事务管理功用，归于高功用的处理器。一般挑选ARM7/ARM9/ARM11处理器完结操控处理模块，基带信号的装备、编解码、数据校验、协议操控、多标签的拜访以及防抵触进程等经过软件编程完结，交由ARM处理器进行操控，具有较好的实时性，无需外接存储器，在满意要求的一起，可下降本钱，缺陷是本钱相对于单片机较高。文献选用三星公司依据ARM11的S3C6410微处理器经过移植Linux操作体系、软件编程来完结操控处理模块，完结设备驱动，PIE编码、FM0解码、CRC校验等数据处理功用。文献选用三星ARM9微处理器S3C2440A，构建最小硬件体系，移植嵌入式 Linux体系，完结操控处理模块。
1.1.3 选用DSP
比较高端的读写器操控处理模块常运用DSP芯片，增加读写器的灵敏度，扩展读写间隔。DSP芯片信号处理、运算才能强壮，编译和履行功率十分高，特别合适数字信号的运算、处理，但操控才能一般，归纳运用才能不及单片机。文献选用DSP芯片TMS320F2812PGFA构成整个体系的操控中心及数据处理，担任信号的编码、解码、液晶显现和串口通讯等的操控。文献选用DSP芯片ADSP-BF5311完结操控处理模块，操控电路的作业状况，装备外设寄存器，接纳基带信号并对其进行处理，完结对基带信号的解码和校验，发生操控标签状况的指令，对其进行编码，并发送给射频模块进行调制和扩大，履行防抵触处理程序，操控读写器与计算机的通讯，将成功辨认的标签ID传送给计算机。
1.1.4 选用FPGA
选用FPGA完结操控处理模块比较单片机、ARM和DSP优势显着。FPGA时钟频率高，内部延时小，悉数操控逻辑由硬件完结，有很高的运算处理才能，速度快、功率高，能很好地满意超高频读写器数据传输和处理速度快的要求。而且，FPGA能够进行编程、除错、再编程的重复操作，缩短开发出产周期。文献操控处理模块选用FPGA器材XC6SLX16来完结，选用自上向下的规划办法用Verilog HDL言语规划出包含PIE编码模块，FM0解码模块、CRC校验模块，并串转化模块，防磕碰模块、滤波器、协议操控模块和通讯接口模块在内的整个数字基带体系。文献运用FPGA片内SOPC规划NiosⅡ嵌入式软核处理器作为读写器操控处理模块的操控单元，完结时序操控，状况转化等，包含发送链路的 PIE编码模块、CRC-5校验模块、信道滤波器模块和接纳链路的FM0解码模块、CRC-16校验模块、防磕碰模块等。
1.2 操控单元与基带处理单元别离完结操控处理模块
选用操控单元与基带处理单元别离的结构更能表现模块化规划思维，更有利于进行并行规划，完结分工协作，缩短开发周期。基带处理单元完结基带信号的编码、解码、校验以及滤波等，操控单元选用单片机、DSP、ARM等微处理器，结合相应的软件完结与后端运用体系之间的通讯，操控与电子标签的通讯进程，完结抵触裁定以及多标签辨认，数据的加密和解密，进行读写器与电子标签之间的身份验证，对外部设备(如键盘、显现器等)的操控等。
1.2.1 操控器+ARM
文献选用三星ARM9芯片S3C2440作为操控单元的微处理器，其外围电路包含屏幕、键盘、存储体系以及对外通讯接口等，嵌入Linux操作体系。经过与上位机的通讯接口完结与运用体系软件的通讯，履行各种指令，操控基带电路及射频前端的作业状况;履行防磕碰算法，完结多标签无漏辨认。选用ATMEL公司ARM7芯片AT91SAM7S256作为基带处理单元的MCU，完结操控单元指令的解析，操控射频前端电路的作业状况;对发送的基带信号进行编码和对接纳的数字信号进行解码。
1.2.2 操控器+DSP
挑选单片机或ARM作操控器加上DSP芯片完结操控处理模块。文献提出了一种以单片机为操控器，运用DSP处理防磕碰算法的UHF RFID读写器规划计划。DSP用来完结防磕碰算法，速度快、减少了操控器的背负。这种计划的长处是结构比较简略牢靠，缺陷是体系规划本钱较高。
1.2.3 操控器+FPGA
选用单片机、ARM或DSP作操控器加FPGA进行规划完结操控处理模块。FPGA完结硬件数据的编解码和CRC校验，信号处理速度快、实时性好，能够分管操控器的使命，下降对操控器功用的要求，简化软件规划。缺陷是需要给FPGA外接存储器，体系规划本钱较高。文献的操控处理模块便是选用单片机+FPGA结构并协同作业的规划计划，编码、解码、CRC以及时钟分频等基带处理由FPGA来完结，运用Verilog HDL言语进行编写，速度快，电路方法简略，移植便利。单片机完结对FPGA的操控以及与FPGA进行数据信息的交流，与PC机的通讯，接纳PC机指令或许从本体系键盘输入的指令，并将指令下传到FPGA，由FPGA完结对射频卡的操作，接纳从FPGA传回的操作成果并在LCD上加以显现，操控射频收发模块中TR1000芯片的作业办法。文献选用ARM9+FPGA结构规划完结基带信号处理。ARM9处理器S3C2440A做主控芯片，背负在 WinCE6.0体系下对读写标签操作的操控;FPGA选用Alte ra公司的EPZCST144芯片，操控和CC1101射频模块的通讯，完结基带信号处理及协议解析，包含基带信号PIE编码模块，回波信号FM0解码模块，标签操作功用模块，依据标签猜测模型和抽样定理的多标签辨认防磕碰算法模块，全数字锁相环模块和通讯接口功用模块。文献操控处理模块选用了低功耗 DSP与FPGA相结合的构架，在DSP芯片中完结协议指令处理、防磕碰算法、体系操控，依据通讯协议的要求接纳发送指令，而且完结与上位机的通讯。在 FPGA芯片中完结协议的编解码、校验、协议语法的增加、去除以及与射频模块的数据交流。文献选用软核处理器+FPGA相结合的构架，依据嵌入式软核的规划办法。运用SOPC技能，在Altera系列FPGA芯片中嵌入NiosⅡ软核处理器，依据UHF协议特色，依据ISO/IEC18000-6C规范，自定义外设，完结包含PIE编码、FM0解码、CRC校验、防磕碰、协议操控和UART等模块的基带处理电路的规划及基带信号数据处理功用。
2 结束语
现在国内外商场上读写器操控处理模块硬件的干流规划计划都是以嵌入式微处理器为中心。但商场对射频辨认技能的运用需求在不断改变，对读写器功用的要求在不断提高。要求读写器具有丰厚的扩展接口，能够独立作业，具有经过网络或许串口、USB等传输信息的才能，要求操控处理模块的处理器能够在数据处理、兼容性方面有强壮的功用。
NiosⅡ软核处理器尽管与常见的微处理器很相似，在一片芯片上包含了处理器、存储器，以及I/O电路等功用模块，但它最大的特色是它是一个软核、可装备的体系。规划者能够依据需求构建32位的NiosⅡ处理器，并能对其外围设备进行灵敏装备，灵敏规划体系的外设与接口，能及时验证体系的功用，能很好地满意数据处理、兼容性等上述方面的要求。因而，依据NiosⅡ软核处理器的操控处理模块的规划成为了当时UHF RFID体系读写器研讨的一个热门。它充沛学习了市面上其它老练的技能计划，总结和吸收了其它计划的优缺陷，与传统规划比较简化了UHF RFID体系读写器规划，提高了读写器操控和谐才能、抗干扰强度、下降功耗，下降了本钱，契合电子体系规划的开展潮流和趋势。
