前期电子体系硬件规划选用分立元件，跟着集成电路的呈现和运用，人们选用功用固定的规范集成电路（例如各种逻辑门，编码器，译码器，触发器，和计数器等）构成硬件体系，后来，又以微处理器为中心构成体系，现在则广泛选用专用集成电路（ASIC）来构成体系，一个杂乱的数字体系只需一片或则是几片ASIC即可完结。
制造ASIC的办法大致分为两种，一种是掩膜处理办法（掩膜处理是IC的一种制造工艺，指在IC的不同制造阶段需求处理晶片上的不同方位，这就需求遮住其他的不需求处理的当地，称为不同的掩膜层），由半导体厂家制造；另一种是运用现场可编程器件完结，用户通过计算机和EDA开发东西，将所规划的电路或则是体系“编程”到芯片上，就可以得到一块专用集成电路。
1.1 可编程逻辑器材
可编程逻辑器材PLD（Programmable Logic Device）便是一种可以由用户界说和设置逻辑功用的数字集成电路，归于可编程 ASIC。PLD的种类较多，现在广泛运用的PLD器材主要是杂乱可编程逻辑器材CPLD（Complex Programmable Logic Device）和现场可编程门阵列FPGA（Field Programmable Gate Array） 。
CPLD器材内部含有许多逻辑块和连线资源，而逻辑块由与-或阵列和触发器等构成，逻辑块的功用由用户编程决议。逻辑块之间，逻辑块与芯片外部可以通过可编程的连线资源完结信息交流。一般CPLD器材选用COMS E2PROM工艺制造，当用户的逻辑写入后即便掉电也不会丢掉。一般CPLD内部还集成了E2PROM，FIFO，或则是双口RAM，以习惯不同功用的数字体系规划。
FPGA是另一类可编程逻辑器材，在结构上与CPLD有很大的不同，电路规划不受与-或阵列结构的两级组合逻辑约束。芯片内部主要由许多可编程逻辑模块组成，靠犬牙交错的分布式可编程互联线衔接起来，可构成极端杂乱的逻辑电路。它更适用于完结多级逻辑功用，而且具有更高的集成密度和运用灵敏性。现在，主要有依据COMS SRAM工艺制造的FPGA和依据反熔丝工艺制造的FPGA两种类型。因为SRAM中数据理论上可以进行无数次的写入，所以依据SRAM技能的FPGA可以进行无限次编程。可是，SRAM具有数据易失性的特色，即一断电，其原有的逻辑功用将消失，所以在运用这类FPGA时外部需求一个PROM保存编程数据，上电后FPGA先从读入编程数据进行初始化，然后才开端正常作业。依据反熔丝技能的FPGA则只能编程一次，此类FPGA比较合适定型产品和大批量运用。
可编程逻辑器材是组成数字逻辑体系的抱负器材，设计时只需求通过界说器材内部的逻辑和输出/输入引脚，就可以完结各种逻辑功用，而且因为界说引脚的灵敏性，大大减轻了电路图和电路板规划的作业量和难度，然后有效地增加了规划的灵敏性，进步作业功率。和ASIC比较，这种办法的缺陷是单片本钱较高，电路的功用遭到PLD器材的约束，很难完结高功用或有特殊要求的规划。
1.2 专用集成电路
ASIC芯片主要由半导体厂家选用半定制的办法制造，常用的有门阵列（Gate Array）和规范单元（Standard Cell）两种类型。门阵列和规范单元的内部结构不同，运用的制造技能也不相同，因此他们的本钱，出产时刻，功率也不相同。
门阵列是一种用掩膜版编程的集成电路规划技能。门阵列技能包含COMS门阵列，射极耦合逻辑（ECL）门阵列，BiCMOS门阵列，数字和模仿兼容门阵列。半导体厂家预先在芯片上制备逻辑门或元件的规矩阵列，一向加工到互连线光刻之前一道工序，这样的半成品芯片被称为门阵列母片。然后，厂家依据客户的要气，规划互连线地图并进行制版及光刻加工，芯片就成为一个满意用户要求的专用集成电路。因此，门阵列母片可以大量出产，只需改动互连线地图，即可习惯多种类的要求。一般编程的工艺层只限于最终的互连线（单层或多层布线层）。门阵列规划技能的长处是周期短，本钱低，成功率高，可靠性好；但也存在着规划不行灵敏，门的运用率低，功耗较大等缺陷。
规范单元是现在运用较多的一种半定制芯片。半导体厂家预先规划好具有必定逻辑功用的单元电路（如触发器，加法器，计数器和RAM等），而且这些单元电路的布局布线作业现已完结，通过严厉的测验，能确保逻辑功用和杰出的时序功用，然后以规范单元库的方法供给给规划者。ASIC规划者能把这些现已具有必定功用的单元衔接到一同完结所需求的功用，就像印制电路板规划者在PCB板大将那些具有特定功用的逻辑器材进行衔接时相同的。当然，需求规划者运用半导体厂商供给的布局布线东西将这些逻辑单元尽或许以最优化的方法布局布线到晶片上。
与门阵列不同的是，虽然这些规范逻辑单元现已预先规划好，但并不预先放到晶片中（因为厂家事前不知道规划者的规划状况，没有一种通用的方法决议各种逻辑单元运用的数量和详细的摆放方位）。因此规范单元规划没有母片的概念。每块晶片都是依据规划者的需求暂时制造的，晶片内部最基本的晶体管都是现场刻制的。所以，规范逻辑单元的出产周期较门阵列较长。因为规范单元的每一层掩膜都是依据不同用户的需求定制的，用户不能同享开发本钱，因此规范单元专用集成电路的试制费比门阵列专用集成电路要高。
规范单元结构的长处是晶片体积小，可以支撑很杂乱的规划，批量出产单片本钱低，用户定制性好。关于门阵列来说，母片是事前出产好的，他的晶片尺度现已固定下来，片内的资源也是均匀分布在片内，许多资源或许得不到充分运用。可是，关于规范单元来说，只要需求的规范单元才会被放置到晶片中，所以晶片的尺度越小，每块晶圆可以切开的晶片数量就越多，单片的本钱越低。这是在大批量出产时规范单元结构专用集成电路的优势。
