ADI:鲁棒的放大器供给集成过压维护

文章转自ADI官网，版权归属原作者一切

当运算放大器的输入电压超越额外输入电压规模，或许在极点情况下，超越放大器的电源电压时，放大器或许发作毛病乃至受损。本文评论过压情况的一些常见原因和影响，为无维护的放大器添加过压维护是怎么的费事，以及集成过压维护的新式放大器怎么能为规划工程师供给紧凑、鲁棒、通明、高性价比的解决计划。

一切电子器材的可耐受电压都有一个上限，超越上限就会发作影响，轻则导致作业暂时中止或体系闩锁，重则形成永久性危害。特定器材能够耐受的过压量取决于多个要素，包含是否装置或意外触摸器材、过压事情的起伏和持续时刻、器材的鲁棒性等。

精细放大器常常是传感器丈量信号链中的第一个器材，因而最简略遭到过压毛病的影响。挑选精细放大器时，体系规划师有必要了解放大器的共模输入规模。在数据手册中，共模输入规模或许是用输入电压规模(IVR), 测验条件下的共模抑制比(CMRR),或以上二者来规则。.

过压情况的实践原因

放大器需求两种维护：一是过压维护 用以防止电源时序操控、休眠方式切换和电压尖峰引起的毛病；二是 ESD 静电放电）维护，用以防止静电放电 (乃至转移过程中也或许呈现静电放电),引起的毛病。 装置后, 器材或许会受体系电源时序操控，导致重复性过压应力。体系规划师有必要想方设法使毛病电流避开灵敏的器材，或许约束毛病电流，使其不致于损坏器材。

在有多个电源电压的杂乱分布式电源架构 (DPA)体系中, 电源时序操控能够使体系电路各部分的电源在不同的时刻敞开和封闭。时序操控不妥或许会导致某个器材的某个引脚发作过压或闩锁情况。

跟着人们越来越重视动力功率，许多体系要求完成杂乱的休眠 和待机 方式。这意味着，在体系的某些部分已关断的一起，其它部分依然或许处于上电和活动情况。与电源时序操控相同，这些情况或许会导致无法猜测的过压事情，但首要是在输入引脚上。

许多类型的传感器会发作意想不到的、与它们要丈量的物理现象无关的输出尖峰，这类过压情况一般仅影响输入引脚。

静电放电是一种广为人知的过压事情，常常发作在装置器材之前。它形成的危害十分广泛，以至于业界首要规范，如JESD22-A114D等，不得不明确怎么测验和规则半导体耐受各类ESD事情的才能。简直一切半导体产品都包含某种方式的集成维护器材。运用笔记AN-397（”规范线性集成电路的电诱发损坏：最常见原因和防止再发作的相关处理,”是一篇很好的参考文献，具体评论了这一问题。呈现高能脉冲时，ESD单元应进入低阻抗情况。这不会约束输入电流，但能供给到供电轨的低阻抗途径。

一个简略的事例研讨：电源时序操控

跟着混合信号电路变得无处不在，单一PCB上的多电源需求也变得十分遍及。关于新规划需求考虑的一些奇妙问题，特别是需求许多不相关的电源时，请参阅运用笔记AN-932 “电源时序操控,”.

精细放大器或许会成为这种情况的受害者。图1显现了一个装备成差分放大器的运算放大器。放大器经过R_SENSE检测电流，并供给与相应压降成份额的输出。有必要采纳办法，保证由R₃和R₄构成的分压器将输入偏置在额外IVR规模内的某处。假如放大器的电源电压不是从V_SY, 取得,而且V_CC在V_SY,之后呈现，则A1反相输入端的电压为：

V_– = V_SY – (I_– × R₁)      (1)

其间I–由无电源时A1的输入阻抗决议。假如放大器不包含过压处理规划，则最有或许的电流途径是经过ESD二极管、箝位二极管或寄生二极管流向电源或地。假如此电压超出IVR规模，或许电流超越数据手册规则的额外最大值，器材或许会受损。

ADA4091 和 ADA4096, 等过压维护放大器所用的ESD结构不是二极管，而是 DIAC等过压维护放大器所用的ESD结构不是二极管，而是

运算放大器中的毛病情况

图2显现了一个N沟道JFET输入级 (J₁, J₂, R₁, and R₂), 后接一个第二增益级和输出缓冲器(A1)。当开环放大器在其额外IVR规模内时，差分输入信号 (V_IN+ – V_IN–)与V_DIFF.180度异相。衔接为单位增益缓冲器时（如图所示），假如V_IN+的共模电压超越放大器的IVRJ₁‘的栅极-漏极进入未夹断情况并传导整个200 µA级电流。只需J₁‘的栅极-漏极电压依然反向偏置V_IN+的进一步添加就不会导致 V_DIFF改变 (V_OUT依然处于正供电轨). 但是，一旦J₁‘的栅极-漏极变为正偏，V_IN+的进一步添加就会进步A1反相输入端的电压，导致输入信号与 V_DIFF之间发作不需求的反相.

图3显现了A1输出端反相的一个示例。与双极性输入放大器不同，JFET放大器的输入未箝位，因而易发作反相。CMOS放大器的栅极与漏极电阻隔，一般不会发作反相。假如的确会发作反相，运算放大器制作商一般会在数据手册中阐明。下列条件下或许发作反相：放大器输入端不是CMOS，最大差分输入为VSY, 数据手册未声明不会发作反相。尽管反相自身不是损坏性的，但它能导致正反应，进而使伺服环路不稳定.

体系规划师还有必要重视放大器输入超出电源规模时会发作什么。这种毛病情况一般发作在电源时序操控导致一个源信号先于放大器电源激活时，或许在敞开、封闭或作业中电源呈现尖峰时。关于大多数放大器，这种情况是损坏性的，尤其是假如过压大于二极管压降。

图4显现了一个带ESD维护二极管和箝位二极管的典型双极性输入级。在缓冲器装备中，当V_IN+ 超越任一电源轨时，ESD和箝位二极管就会正偏。这些二极管的源极阻抗十分低，源极支撑多少电流，二极管就能传导多少电流。精细放大器AD8622供给少量差分维护，输入端串联500 Ω电阻，施加差分电压时，该电阻可约束输入电流，但它只能在输入电流不超越额外最大值时供给维护。假如最大输入电流为5 mA，则答应的最大差分电压为5 V。留意，这些电阻并不与ESD二极管串联，因而无法约束流向电源轨的电流（例如在过压期间）。

图5显现一个无维护双极性运算放大器在一起施加差分输入和过压情况下的输入电流与电压的联系。一旦施加的电压超越二极管压降，电流就或许危害、下降运算放大器的功能，乃至损坏运算放大器。

外部输入过压维护

从半导体运算放大器面世之初，IC规划师就不得不权衡芯片架构与应对其脆弱性所需的外部电路之间的联系。毛病维护一直是最扎手的问题例如，, 请参阅 “运算放大器输出反相和输入过压维护”和MT-069, “外表放大器输入过压维护”).

体系规划师之所以需求精细运算放大器，是由于它有两个重要特性：低失调电压(V_OS)和高共模抑制比(CMRR)，这两个特功能够简化校准并使动态差错最小。为在存在电气过应力(EOS)的情况下坚持这些特性，双极性运算放大器常常内置箝位二极管，并将小限流电阻与其输入端串联，但这些办法无法应对输入电压超越供电轨时引起的毛病情况。为了添加维护，体系规划师能够选用图6所示的电路。

假如V_IN处的信号源先行上电，R_OVP将约束流入运算放大器的电流。肖特基二极管的正向电压比典型的小信号二极管低200 mV，因而一切过压电流都会经过外部二极管D₁和D₂.分流。但是，这些二极管或许会下降运算放大器的功能。例如，能够运用1N5711的反向漏电流曲线（见图7）来确认特定过压维护电阻形成的CMRR丢失。1N5711在0 V时的反向漏电流为0 nA，在30 V时为60 nA。关于0 V共模电压， D₁ 和 D₂ 引起的额外I_OS取决于其漏电流的匹配程度。当V被拉至+15 V时，D1将反向偏置30 V，D2将偏置0 V。因而，额外的60 nA电流流入R_OVP.当输入被拉至–15 V时，D₁和D₂ 的电气方位交流，60 nA电流流出_OVP. 在恣意共模电压下，维护二极管引起的额外 I_OS等于:

I_OSaddr = I_D1 – I_D2      (2)

由公式2可核算出极点共模电压下的V_OS丢失:

V_OSpenalty = I_OSaddr × R_OVP       (3)

运用1N5711在30 V时的漏电流60 nA以及5 kΩ维护电阻，两个极点共模电压下的VOS将添加300 µV，导致整个输入电压规模内的额外 ∆V_OS 为600 μV。依据数据手册，一个具有110 dB CMRR的运算放大器将丢失17 dB CMRR。刺进反应电阻来均衡源阻抗只能在共模电压为0 V时有协助，但无法防止整个共模规模内发作额外的I_OS表1显现了维护精细放大器常用的一些二极管的核算结果。关于CMRR丢失核算，假定运用5 kΩ维护电阻。一切本钱都是来自www.mouser.com的最新美元报价(2011)。

表1. 常用维护二极管及其对110 dB CMRR精细运算放大器的影响

	1N5711	BAV99	PAD5	BAS70-04	1N914	BZB84-C24
IOSaddr (nA)	60	10	<<0.005	8	40	50
VOSpenalty (µV)	600	100	0	80	400	500
CMRR丢失(dB)	17	6	0	5	14	16
本钱（千片订量）	$0.07	$0.015	$3.52	$0.095	$0.01	$0.034

图6所示的办法或许还有一个缺陷，那就是维护二极管会将过压电流分流到电源中。例如，假如正电源无法吸收很多电流，过压电流就或许迫使正电源电压进步。

防止这一现象的一种办法是在正输入与地之间运用背靠背齐纳二极管，如图8所示。超越D1或 D2的齐纳电压时，二极管将过压电流分流到地，然后维护电源。这种装备能够防止过压期间的电荷泵效应，但齐纳二极管的漏电流和电容高于小信号二极管。此外，齐纳二极管的漏电流曲线具有软拐点(soft-knee)特征。在放大器的共模规模内，这会带来额外的CMRR丢失，如前所述。例如，BZB84-C24是一个背靠背齐纳二极管对，作业电压规模为22.8 V至25.6 V，反向电流额外值为50 nA（最大值，16.8 V时），但制作商并未阐明挨近齐纳电压时的漏电流是多少。此外，为完成更陡的击穿特性，齐纳二极管一般选用比小信号二极管掺杂更重的扩散工艺制作，这就导致寄生电容相对较高，因而失真（特别是在起伏较高时）和失稳的或许性更高。

前期集成过压维护

上面评论了放大器的一些常用外部维护办法的缺陷。假如放大器自身的规划能够耐受较大的输入过压，那么其间的一些缺陷是能够防止的。图9显现了差分输入对选用的常见集成维护计划。

在该电路中，两个放大器输入端均有输入维护电阻。尽管一般情况下只要一个输入端需求过压维护，但使各输入端的寄生电容和漏电流均衡能够下降失真和失调电流。此外，二极管不用处理ESD事情，因而能够相对较小。

添加电阻，无论是外置仍是内置，均会添加放大器的和方根(RSS)热噪声（公式4）:

(4)

假如运用1 kΩ电阻来维护噪声为4 nV/√Hz的运算放大器，总电压噪声将进步√2倍。集成维护电阻并不能改变过压维护会进步等效输入电压噪声的现实，但将R1和R2 与运算放大器集成在一起可保证数据手册的噪声标准包含维护电路。

为了防止权衡噪声与过压，需求这样一种维护电路：当放大器输入在额外规模内时，它供给低电阻；当放大器输入超越供电轨时，它供给高电阻。这种特性将能按需改进过压维护，下降正常作业时的总噪声奉献。图10显现了一种具有该特性的电路计划.

J_xy全部是P沟道JFET，它们是耗尽型器材，因而沟道的掺杂类型与源极和漏极相同。当放大器输入电平介于两个供电轨之间时，J_1A和J_2A是简略的电阻，阻值等于R_DSON 由于输入偏置电流满足小，沟道与栅极之间的任何电位差都不会使沟道封闭。假如V_IN+ 超出负电源一个二极管压降，电流就会流过J_1A,导致漏极封闭。这种转化实践上是 J_1A脱离三极作业区，进入线性作业区。假如V_IN+超出正电源一个二极管压降，J_1A将充任横向PNP。V_IN+至栅极将用作正偏射极-基极结，另一个结用作基极-集电极，其高阻值防止输入管过压。

Jxy全部是P沟道JFET，它们是耗尽型器材，因而沟道的掺杂类型与源极和漏极相同。当放大器输入电平介于两个供电轨之间时，J1A和J2A是简略的电阻，阻值等于R_DSON由于输入偏置电流满足小，沟道与栅极之间的任何电位差都不会使沟道封闭。假如VIN+ 超出负电源一个二极管压降，电流就会流过J1A,导致漏极封闭。这种转化实践上是 J1A脱离三极作业区，进入线性作业区。假如VIN+超出正电源一个二极管压降，J1A将充任横向PNP。VIN+至栅极将用作正偏射极-基极结，另一个结用作基极-集电极，其高阻值防止输入管过压。

集成的优势

ADA4091和ADA4096等放大器证明，完成鲁棒的输入过压维护对运算放大器的精度影响十分小（如图10所示）。ADA4096能够供给与电源电平无关的32 V过压维护，然后无需尽管廉价但会大幅下降放大器精度的外部器材，或许尽管精细但本钱高于放大器自身的外部器材。

图12显现了2 mm × 2 mm LFCSP封装的ADA4096-2和几个常用于外部输入维护的分立器材。ADA4096-2的集成维护使PCB尺度大幅缩小，其影响已包含在运算放大器的技能标准中。即便未施加电源，它也能维护放大器（见图13）。此外，ADA4091和ADA4096具有轨到轨输入和输出特性(RRIO)，在整个过压维护规模内都不会发作反相（见图14）。这些优势使得体系规划师能够少忧虑电源时序操控和闩锁问题。

定论

总而言之，集成过压维护具有许多优势:

1. 进步模拟信号链的鲁棒性和精度
2. 缩短产品上市时刻(TTM)、规划时刻，下降测验要求
3. 下降BOM（物料清单）本钱
4. 核准器材清单所需的器材更少
5. PCB尺度更小、密度更高
6. 毛病率更低