ADI:规划具有高电压 VCO 的高性能锁相环

文章转自ADI官网，版权归属原作者一切

简介

锁相环 (PLL) 是现代通讯体系的根本组成部分。PLL 一般用于在接收器和发送器中供给本机振荡器; (LO) 功用；此外，它们还用于时钟信号散布和降噪—，而且越来越多地用作高采样率模数 (A/D) 转化的时钟源。

跟着特征尺度在集成电路工艺中不断缩小，器材电源电压（包含 PLL 和其他混合信号功用的电源）也呈现出下降趋势。但是，作为 PLL 的要害元件，压控振荡器 (VCO) 的有用技能的运用并没有以相同快的速度下行。许多高功用 VCO 规划依然选用或许需求高达 30 V 电源电压的离散电路来完成。这给当今的 PLL 或 RF 体系规划师带来了严峻的应战：’将低电压 PLL IC 与更高电压的 VCO 衔接在一起。电平转化接口一般选用有源滤波电路加以完成 — 稍后评论。

本文将介绍 PLL 的根本知识，评论具有高电压 VCO 的 PLL 规划的当时发展水平，评论典型架构的利害，并介绍高电压 VCO 的一些代替选项。

PLL 根本知识

锁相环（图 1）是一个反应体系，在其间，相位比较器或检测器驱动反应环路中的 VCO，使振荡器频率（或相位）精确地盯梢所运用的基准频率。一般需求滤波电路以集成和平坦正负差错信号—，并提高环路安稳性。分频器一般包含在反应途径中，以在 VCO 的规模内将输出频率确定为基准频率的倍数。分频器能够依据需求进行完成，以使频率倍数 N 为整数或小数，因而 PLL 被划分为整数 N PLL 或小数 N PLL。

因为 PLL 是一个负反应操控环路，因而频率差错信号将在平衡点被强制归零，然后在 VCO 输出处发生精确且安稳的 N × F_REF 频率。

PLL 能够选用纯数字、纯模仿或组合电路以各种方式完成，具体取决于所要求的频率规模、噪声、杂散功用以及物理尺度。现在，经过挑选适用于高频或射频的架构，PLL 将纯数字组件（例如反应分频器和相位检测器）与高精度的模仿电路（例如电荷泵和 VCO）组合在一起。混合信号 PLL 的首要组件包含：

1. 基准频率：射频输出将相位确定至的安稳且精确的基准频率。它一般来自晶体或温控晶体振荡器 (TCXO)。
2. 相位频率检测器 (PFD)：从参阅信号和反应信号中提取相位差错信号。
3. 电荷泵：将差错信号转化成与相位差错成正比的正或负电流脉冲串。
4. 环路滤波器：整合来自电荷泵的电流脉冲，然后为 VCO 调谐端口供给纯洁的电压。
5. VCO：依据供给给其调谐端口的电压 (V_tune) 来输出频率。VCO 具有增益，K_V，单位为 MHz/V。表明输出频率和输入操控电压之间联系的根本 VCO 表达式为 f_o = f_c + K_v (V_tune)，其间 f_c 是 VCO 偏置频率。
6. N 分频器：分化输出频率以等于 PFD 或基准频率。它能够直接除以一个整数 — 或许在更多的状况下，它被完成成小数分频器。小数分频器可经过以下办法轻松完成：切换整数分频器中的分值以得到小数平均值（例如，要得到平均值 4.25，能够计数到 4 三次，并计数到 5 一次。总共核算 17 个脉冲，而且创建了 4 个脉冲；因而频率比为 17/4 = 4.25）。在实践中，能够经过借用高分辨率噪声形状转化器中运用的技能来取得更好的成果。因而，小数引擎一般运用可削减杂散频率的 Σ-Δ 架构来完成。

作为现有设备中运用的高度集成电路的一个示例，图 2 显现了小数 N PLL IC（带有集成 VCO 的 ADF4350 宽带频率合成器）的结构框图；它的输出频率规模为 137.5 MHz 至 4400 MHz。（有关其功用的扼要概述，请参阅带有集成 VCO 的宽带 PLL 部分。）

PLL 的首要功用约束特性是相位噪声、杂散频率和确定时刻。

相位噪声：相位噪声是在频域中评价的振荡器或 PLL 噪声，相当于时域中的颤动。它是 PLL 中各种组件发生的噪声的有用值总和。根据电荷泵的 PLL 将在环路滤波器宽带内部按捺 VCO 噪声。在环路宽带之外，VCO 噪声占主导地位。

杂散频率：杂散频率重量是由电荷泵定时更新 VCO 调频电压形成的。它们将呈现在由 PFD 频率生成的载波的频率偏置处。在小数 N PLL 中，还会在小数分频器的效果下发生杂散。

确定时刻：当从一个频率改动到另一个频率或呼应一个时刻短的偏置时，PLL 的相位或频率返回到确定规模所用的时刻。它能够依照频率或相位的调整状况加以指定。它作为一个规范的重要程度取决于运用场合。

VCO 为何仍运用高电压？

高功用 VCO 是现在剩下的、抵挡硅集成浪潮的终究电子元件之一。仅在曩昔数年里，用于蜂窝手机的 VCO 已彻底集成到其无线芯片组中。但是，蜂窝基站、微波点对点体系、军事和航空航天以及其他高功用运用范畴仍在拓宽硅基 VCO 的功用，而且依然选用离散的办法完成。下面列出了原因：

大多数市售的离散 VCO 运用可变电容的变容二极管作为根据 LC 的谐振电路中的调谐元件。改动二极管的电压能够更改其电容，然后能够更改谐振电路的谐振频率。

变容二极管上的任何电压噪声都会由 VCO 增益 K_V（单位为 MHz/V）扩大，并转化为相位噪声。为了将 VCO 相位噪声减至最低，K_V 有必要尽或许地低，但是，完成合理宽度的调谐规模需求较大的 K_V。因而，关于既需求低相位噪声，又需求宽调谐规模的运用场合，VCO 制造商一般规划具有低增益和较大输入电压规模的振荡器，以满意这些彼此对立的要求。

关于窄带 VCO 来说，典型的电压调谐规模为 0.5 V 至 4.5 V，而宽带 VCO 的典型电压调谐规模为 1 V 至 14 V，在某些状况下，调谐规模乃至宽达 1 V 至 28 V。

同轴谐振器振荡器 (CRO) 是另一种特别类型的 VCO，运用十分低的增益和较宽的输入调谐电压来完成超低的相位噪声功用。它们一般用于窄带专用移动无线通讯和陆上移动无线通讯运用范畴。

衔接到高压 VCO

大多数商业 PLL 频率合成器 IC 具有最大可供给约 5.5 V 电压的电荷泵输出，不足以直接驱动需求更高调谐电压的 VCO（假如环路滤波器仅运用无源元件）。为了到达更高的调谐电压，有必要选用一种运用运算扩大器电路的有源环路滤波器拓扑结构。

要完成这一意图，最简略办法是在无源环路滤波器之后添加一个增益级。尽管规划简略，但这种办法存在一些危险：反相运算扩大器装备供给的低输入阻抗会加载无源环路滤波器，改动了环路动态；同相装备能够供给足够高的输入阻抗，不会加载滤波器，但有源滤波器增益会扩大任何运算扩大器的噪声，而且得不到前面无源环路滤波器供给的滤波优点。一种更好的拓扑结构是将增益级和滤波器集成到单个有源滤波器组件中。主张进行预滤波，避免来自电荷泵的极短电流脉冲过度驱动扩大器—，这或许会约束输入电压的巨细。

图 3 显现了两个引荐的有源滤波器拓扑结构示例，它们选用反相和同相增益进行了预滤波。请留意，这些扩大器电路是真实的时刻积分器，它们会强制 PLL 的环路在它们的输入处坚持零差错。在环路之外，所示的拓扑结构或许漂移到供电轨。

反相拓扑结构具有在固定电压下偏置电荷泵的优势，一般能够到达电荷泵电压的一半 (V_P/2)—，因而能够完成最佳的杂散功用。留意要供给纯洁的偏置电压，最好来自专用的低噪声线性稳压器，例如 ADP150，而且尽或许挨近运算扩大器输入引脚进行充分化耦。分频器网络中运用的电阻值应尽量小，以削减它们发生的噪声。当运用反相拓扑结构时，要害是要保证 PLL IC 答应 PFD 极性回转，如有必要，撤销运算扩大器的反向并以正确的极性驱动 VCO。ADF4xxx 系列具有这一特性。

同相环路滤波器装备不需求进行专门的偏置，因而能够供给更紧凑的解决计划。电荷泵电压不会在一个固定水平下偏置，而且现在可在其整个操作规模内改动。因而，在运用此滤波器类型时，更为重要的是运用一个具有轨到轨输入的运算扩大器。（下一节将介绍输入电压规模要求。）

挑选运算扩大器

挑选运算扩大器是让有源滤波器发挥最佳功用的要害。除了带宽外，要考虑的首要功用规范还包含：

• 噪声电压密度—单位为 nV/√Hz
• 电流噪声—单位为 pA/√Hz
• 输入偏置电流
• 共模电压规模

滤波器的输出直接影响发生的频率和相位；因而，运算扩大器的噪声电压密度指示了有源滤波器所添加的相位噪声量。扩大器噪声不只添加到 PLL 环路带宽中，而且还添加到带外 — 并在环路滤波器的转机频率处最为显着，关于具有高噪声电压密度的扩大器而言，更是如此。因而，要害是要坚持较低的扩大器噪声，然后实行扩大器和高电压 VCO 的任务：供给更低的相位噪声。一个不错的规划方针是 <10 nV/√Hz。与差错电流脉冲比较，电流噪声一般小得多，因而它的影响远远小于电压噪声的影响。

假如运算扩大器的输入偏置电流相关于 PFD 输出电流显着偏大，则会在 PLL 输出频谱上发生较大的杂散频率。为了坚持 VCO 调谐电压一向相同和 PLL 确定，电荷泵有必要替代运算扩大器输入在每个 PFD 周期上汲取的偏置电流。这将调整 PFD 频率处的 V_TUNE 电压，并导致载波周围偏置处的杂散频率等于 PFD 频率。输入偏置电流越高，V_TUNE 电压的调整越大，而且杂散起伏越高。

共模电压规模或输入电压规模 (IVR) 是另一个重要的运算扩大器规范，它常常被人疏忽，然后导致终究规划呈现严峻问题。IVR 决定在输入端子处最大/最小信号和正/负供电轨之间所需的空隙。

选用 ±15 V 的前期运算扩大器一般具有 ±12 V 的 IVR。后来添加的缓慢横向 PNP 输入级答应 IVR 包含负供电轨，然后供给单电源才能。尽管任何运算扩大器都将运用接地和正极电源运转，但有必要调查它与供电轨之间的间隔。

例如，广泛盛行的 OP27 具有 ±12.3 V 的 IVR 以及 ±15 V 的电源。这意味着输入电压至少需求与正、负供电轨相距 ±2.7 V。这种在规模下端的约束使它不利于在单电源操作中运用宽输入摇摆。双电源规划选项（假如有）答应更广泛地挑选运算扩大器（而且简化了输入偏置问题）。假如需求单电源规划，请运用答应输入电压从一个供电轨摇摆到另一个供电轨的运算扩大器（但其间的许多扩大器或许具有更高的噪声电压规范）。因而，为了取得最佳成果，需求契合以下条件的运算扩大器：具有低噪声电压密度，以完成较低的相位噪声；具有较低的输入偏置电流，以完成较低的杂散；而且具有轨到轨输入，以完成单电源作业。表 1 列出了一些模仿器材运算扩大器及其相关于上述规划规范的规范。

表 1. 主张在 PLL 有源环路滤波器中运用的运算扩大器

运算扩大器的挑选取决于运用场合。假如 PFD 杂散远离环路带宽之外（例如在小数频率合成器中），则适宜运用双极型晶体管输入 (BJT) 运算扩大器 — 例如 OP184 或 OP27。BJT 的高输入偏置电流所导致的 PFD 杂散将由环路滤波器进行有用的衰减，而且 PLL 能够充分利用 BJT 运算扩大器的低噪声电压密度的优势。

假如运用场合需求较小的 PFD 与环路带宽比率（例如，在整数 N 频率合成器中），应在噪声和杂散水平之间到达退让；在此状况下，AD820 和 AD8661 或许是不错的挑选。

值得留意的是，尽管有源滤波器一般会添加 PLL 的噪声，但它们能充任缓冲器，这使它们在一些运用细分范畴能供给优于无源滤波器的功用。例如，假如 VCO 的调谐端口上具有会导致严峻 PFD 杂散的高漏电流，能够运用运算扩大器来下降杂散水平。运算扩大器的低阻抗输出能够轻松供给调谐端口漏电流。

规划示例

考虑一个示例，在其间 LO 具有以下规范：

• 八倍频调谐规模为 1000 MHz 至 2000 MHz
• 相位噪声要求为 –142 dBc/Hz（在 1 MHz 偏置处）
• 杂散 < –70 dBc
• 250-kHz 信道距离
• 确定时刻 < 2 ms
• 供给 15 V 或 30 V 单电源

为了掩盖 1 GHz 带宽并满意相位噪声方针，需求运用高电压 VCO 和有源环路滤波器。相位噪声和杂散规范以及单电源约束，将会驱动运算扩大器的挑选。为了满意杂散规范，运算扩大器输入偏置电流有必要较低，而运用具有低电压噪声的运算扩大器能够完成最佳的相位噪声。经过挑选 JFET-input 运算扩大器（例如输入偏置电流为 0.3 pA 且电压噪声为 12 nV/√Hz 的 AD8661），能够在两者之间到达完美退让。该器材还能够处理单电源要求。可挑选 RFMD UMS-2000-A16 VCO 来掩盖倍频规模。

最佳的下手点是一个触及 ADIsimPLL^™ 东西中支撑的有源滤波器拓扑结构的模仿。图 3 中显现了两种引荐的滤波器类型，但 ADIsimPLL 还支撑其他装备。

关于 PLL，挑选了可在整数或小数形式下作业的 ADF4150；它还供给了输出分频器选项：2/4/8/16/32 — 答应接连掩盖从 2 GHz 一向到 31.25 MHz 的频率。ADF4150 类似于图 2 中显现的 ADF4350，但它答应为那些需求满意更严厉相位噪声要求的运用场合挑选外部 VCO。在模仿中，PLL 环路滤波器设置为 20 kHz，以尽或许削减运算扩大器发生的噪声，一起坚持 PLL 确定时刻小于 2 ms。

图 4 将噪声图 (dBc) 显现为模仿和丈量体系（选用 ADF4150 PLL、UMS VCO 和根据 AD8661 的滤波器）中频率偏置的函数。可在两个噪声装备文件中看到，因为有源环路滤波器添加了噪声，在 20 kHz 左右时最大到达 –90-dBc，但仍满意 –142-dBc/Hz（1 MHz 偏置）的方针。为了下降带内噪声，能够以更高的杂散水平为价值运用更低噪声的运算扩大器，例如 OP184 或 OP27；或将 PLL 环路带宽下降到 20 kHz 以下。

图 5 显现了在运用 OP27 时噪声水平大约改进了 6 dB。在此状况下，因为环路带宽相对较窄，杂散水平未明显添加。进一步下降带宽将改进偏置量低于100 kHz 时的相位噪声，为之支付的价值是 PLL 确定时刻添加。一切这些取舍均能够在进入实验室之前运用 ADIsimPLL 模仿进行测验。

重大新闻：高电压 PLL

迄今为止，关于是否需求运用有源滤波器将低电压 PLL 衔接到高电压 VCO 的论题引发了人们的剧烈评论。高电压 PLL 日益得到广泛运用，但是，这大大下降了有源滤波器的必要性。其间一个示例便是 ADF4113HV PLL，它集成了高电压电荷泵，而且具有  –212-dBc/Hz 的正常相位噪声本底。在此状况下，PLL 电荷泵的输出能够高达 15 V，因而答应在 VCO 之前运用更简略的无源滤波器。

很快，可将最大电压添加到 30 V 的器材和具有高电压电荷泵的小数 N PLL 将会进一步增强该高电压 PLL 系列。如需了解更新内容和新产品信息，请参阅 PLL 网站。

具有集成 VCO 的宽带 PLL

另一种将有源滤波器与高电压 VCO 结合运用的备选计划是运用图 2 中所示的彻底集成式高功用 PLL，例如 ADF4350。在此状况下，VCO 集成到芯片上。经过运用多频带 VCO 办法，避免了前面所评论的宽调谐规模和低相位噪声之间固有的利害权衡问题。在 ADF4350 中，三个独立的 VCO 集成在芯片上，每个 VCO 具有 16 个堆叠的子带，共有 48 个子带。每次更新频率时，均会发动主动校准以挑选适宜的 VCO 子带。

这显现了将 VCO 规划从离散迁移到硅基解决计划的真实好处：可在最小的区域内完成高度集成，带来了更高的规划灵活性。例如，ADF4350 还能够集成可编程的输出分频器级，然后将频率掩盖规模从 137.5 MHz 一向添加到 4.4 GHz — 关于期望在多个频率和规范上重复运用同一规划的无线电规划师而言，这是一个十分具有吸引力的功用。

与规范 12.7 mm 方形 VCO 封装比较，ADF4350 选用 5 mm 方形 LFCSP 封装。功用水平已挨近那些离散规划的水平，100 kHz 偏置时的相位噪声为 –114 dBc/Hz，1 MHz 偏置时的相位噪声为 –134 dBc/Hz。

如需具体了解业界最广泛的其间一种 PLL 产品组合，包含整数 N、小数 N、集成 VCO 和高电压 PLL IC — 推进功用更上一层楼并减轻全球 PLL 和无线电规划师面对的规划应战 — 请参阅 PLL 频率合成器/VCO 网站。

参阅电路

1. 有用的无线电实验室论坛。 http://www.radio-labs.com。
2. Best，Roland E。 锁相环。规划、模仿和运用。McGraw Hill。
3. Curtin、Mike 和 Paul O’Brien。1999.“用于高频接收器和发送器的锁相环—第 2 部分。”《模仿对话》，第 33 卷。
4. 如需了解一切 ADI 器材的信息，请参阅 www.analog.com。