跟着智能电网技能大踏步地向前开展，电力部门对毛病录波设备的散布式使用要求越来越高，对在散布式体系中的录波同步的要求也越来越严厉，仅选用单一的GPS对时体系已不能彻底满意电网运转的要求。因而，需求引进更多的发动逻辑作为体系同步录波的判据。
现在智能变电站的时刻同步体系的主时钟多选用GPS和斗极的双体系对时，关于作为从时钟的二次设备(如维护、测控、毛病录波、兼并单元等)一般选用IRIG-B码对时办法。长期以来，IRIG-B码对时也一直是电力部门较为喜爱的一种时钟源，并且大多二次设备多选用CPU的办法进行编解码。但因为CPU在遭到搅扰的状况下简略呈现死机、溃散、复位等现象，尽管时刻时刻短，在毛病录波的状况下是肯定不允许的。针对以上状况，本文提出了一种依据Altera公司的MAXII570来完结IRIG-B解码器的规划思维，使用CPLD依据硬件逻辑、对环境的抗搅扰功用强等优势来防止发生相似的状况，以进步设备运转的牢靠性与安全性。
毛病录波器是电力体系发生毛病及振动时能自动记载毛病前、后进程的各种电气量改变的一种设备。它能够记载因短路毛病、体系振动、频率溃散、电压溃散等大扰动引起的体系电流、电压及其导出量(如有功、无功以及体系频率)的全进程改变。首要用于检测继电维护与安全自动设备的动作行为，了解体系暂态进程中体系中各电参量的改变规则，以及校核电力体系核算程序及模型参数的正确性等。现在，毛病录波设备的录波成果是剖析电力体系毛病的重要依据。
在散布式的录波体系中，各子单元之间需求在同一节拍下完结模数转化作业，以抵达同步采样的功用。因而需求一个“同步节拍器”来完结各子单元之间的信号同步，当呈现毛病的时分，由监测到毛病的单元向本同步器宣布录波发动信号，由本同步器向其他子单元宣布同步录波的指令，然后抵达同步录波的功用。
本文介绍的一种选用MAXII570完结散布式录波体系同步的规划思维，为充分使用MAXII570芯片资源，将上述一切同步发动信号的发动逻辑均集成在芯片中。
1 体系结构
选用MAXII570完结散布式录波体系的IRIG-B(DC)解码器的框图如图1所示。在变电站中由主时钟或扩展钟送出的IRIG-B码抵达毛病录波设备后，通过MAXII570解码后发生秒脉冲、串行时标等TTL信号。因为TTL传输间隔比较短，很简略遭到搅扰，所以将其转化为RS485电平后发送给各子单元。这样不只能够做到长间隔传输，并且能够大大进步抗搅扰功用。在实践的使用环境中，若主时钟体系送过来的IRIG-B码源为自身就为RS485信号，则在该体系中相同能够作业，只需调整光耦前端的限流电阻巨细即可完结解码。
为进步体系同步时钟的精度和安稳性，规划时选用一片12.8 MHz的温度补偿晶振的输出作为主振频率。温度补偿晶振的精度为0.5 ppm，通过分频后能够发生安稳牢靠的12.8 kHz作为模数转化的作业频率。
毛病信号为各子单元发送过来的信号，作为体系的同步判据。当体系收到毛病信号后，宣布录波发动信号，告诉各子单元发动录波，通过一段时刻后(该时刻能够由整定值设定)，宣布录波完毕信号，完结本次录波作业。当呈现接连毛病时，只需对应的子单元宣布毛病信号即可，其他的同步作业由本体系完结。
2 IRIG-B解码器的完结
图2为IRIG-B(DC)码的示意图[1]。它是每秒一帧的时刻串码，每个码元宽度为10 ms，一个时帧周期包括100个码元，为脉宽编码。码元的“按时”参阅点是其脉冲前沿，时帧的参阅标志由一个方位辨认标志和相邻的参阅码元组成，其宽度为8 ms。每10个码元有一个方位辨认标志：P1、P2、P3，…，P9、P0，均为8 ms宽度；PR为帧参阅点，二进制“1”和“0”的脉宽分别为5 ms和2 ms。
一个时刻格局帧从帧参阅标志开端。因而接连两个8 ms宽脉冲标明秒的开端，假如从第二个8 ms开端对码元进行编码，则分别为第0，1，2，…，99个码元。在B码时刻格局中含有天、时、分、秒，次序为秒-分-时-天，所占信息位为秒7位、分7位、时6位、天10位，其方位在P0～P5之间。P6～P0包括其他操控信息。其间“秒”信息为第1~8个码元；“分”信息为第10~17个码元；“时”信息为第20~27个码元；第5、14、24码元为索引标志，宽度为2 ms。时、分、秒均用BCD码表明，低位在前，高位在后；个位在前，十位在后。
IRIG-B的解码进程选用最简略的脉宽丈量办法完结，通过编译比较，该办法所耗用的CPLD资源最少。IRIG-B码元信号的凹凸电平均为1 ms的整数倍，所以丈量该信号的根本时钟选用1 kHz的时钟信号作为解码时钟。该时钟由体系输入的12.8 MHz时钟通过12 800次分频后发生。脉宽丈量部分VHDL源代码描绘如下：
measureBwide：process(inputHClk)
begin
if rising_edge(inputHClk) then
if pwmMeasureEnable=′1′ then
–上升沿开端计数
regCountH=regCountH+1；
–计数器++
regOutputReadEnable=′0′；
–此刻数据不可读
else null；
end if；
if (regBLast=′1′)and( regBCurrent=′0′) then
–降沿判别脉宽
case (regCountH) is
when 5000 to 14000 =>
regOutputData=0010；
– regOutputPwm0Or1=′0′；
when 20000 to 30000=>
regOutputData=0101；
regOutputPwm0Or1=′1′；
when 35000 to 48000=>
regOutputData=1000；
regOutputPwm0Or1=′0′；
when others=>NULL；
regOutputPwm0Or1=′0′；
end case；
regCountH=0；
regOutputReadEnable=′1′；
–此刻数据可读
else null；
end if；
else NULL；
end if；
end process measureBwide；
IRIG-B解码的首要任务是找到码元开始报头，也便是2个接连的占空比为8 ms：2 ms的脉冲。找到报头后，依据码元的散布状况逐个解出相应的数据即可。找到开始报头后，输出秒脉冲，一起依据解码数据输出串行数据。本文使用12.8 MHz进行1 333次分频发生9 600 b/s的串行数据波特率，尽管不是整数，可是可满意串行数据的误码率要求。
分脉冲由秒脉冲计数器发生，即计数器计满1 min时，输出一个脉冲。
3 同步逻辑信号的完结
散布式同步逻辑的完结为本体系的重要部分，也是散布式录波体系同步录波的要害。体系中有一个专门用于接纳各子单元毛病的信号，作为体系录波的专用引脚，该信号为RS485驱动，因而抗搅扰才能比较强。实践使用中，不管哪一个子单元判别出毛病信号，均向本体系宣布一个触发电平，当本体系收到该电平后当即宣布发动信号，发动录波后一段时刻再宣布录波完毕电平，完毕本次录波作业。
因为CPLD的并行处理功用强大与反响速度快的特色，所以子单元宣布毛病信号的延时能够忽略不计(小于10 ns)。因为不同的用户需求的录波文件巨细不一致，所以将录波完毕的操控参数交由用户在线设置。由毛病、录波发动、录波完毕三组信号再合作IRIG-B时钟信号即可完结体系的同步录波功用(此处的源代码不再赘述)。
4 试验成果
本体系的规划方案在Altera公司的MAXII570[2]上完结，编译环境为QuartusII 8.0，编程言语为VHDL[3]。
本体系在理论上最多能够衔接32个子单元(RS485驱动才能的约束)，实践使用中，因为遭到产品外形结构的约束，最大衔接了8个子单元，恣意一个子单元宣布毛病信号时，均能通过本体系发生录波的同步信号，各项目标均满意录波器的相关目标要求。即便多个子单元宣布毛病信号，本体系亦能精确判别出毛病信号，然后输出同步信号。
通过实践测验，本文规划方案只占用了63%的体系资源，留有相当大的剩下资源，十分便利完结后期的功用晋级，而不必替换硬件。
本规划的难点在于怎么正确地安排好芯片内部各个模块之间的时序，特别是当多个单元宣布毛病信号的状况下，怎么能够精确地宣布录波发动和录波完毕信号，而不丢掉录波文件。本体系能够用于暂态录波器，也能够用于稳态录波器。此外，通过调整相应的参数后，也能够用于其他的散布式实时体系。
