在PCI-E 1.0和2.0的年代，接纳端测验不是有必要的，一般只需确保发送端的信号质量根本就能确保体系的正常作业。可是关于PCI-E 3.0来说，因为速率更高，发送端宣布的信号经过长线传输后信号质量总是不会太好，所以接纳端使用了杂乱的均衡技能来提高接纳端的接纳才干。因为接纳端愈加杂乱而且其均衡的有用性会明显影响链路传输的可靠性，因而在PCI-E 3.0年代，接纳端的测验变成了必测的项目。
Keysight的M8020A是高性能的串行误码仪，其单路能够发生16.2Gbps的高速数据流，固有颤动只要300fs（RMS）,一起其内部集成时钟恢复电路、预加剧模块、噪声注入、参阅时钟倍频、信号均衡电路等，十分合适PCIE3.0接纳测验这种速率高一起对信号质量又有很好要求的场合。除此以外，M8020A支撑到16.2Gbps信号的8阶的预加剧，能够充沛满意未来PCIE4.0的接纳测验的要求。下图是用 M8020A进行PCI-E 3.0接纳测验一个示意图。
所谓接纳端测验，便是要验证接纳端关于恶劣信号的忍受才干。这就涉及到两个问题，一个是这个恶劣信号怎样界说，另一个是怎样判别被测体系能够忍受这样的恶劣信号。
首要来看一下这个恶劣信号的界说，这不是一个随意的差信号就能够，这个信号的恶劣程度有准确界说才干确保丈量的重复性。这个恶劣信号一般叫做Stress Eye，即压力眼图，实际上是学习了光通信里的叫法。这个Stress Eye实际上是用高性能的误码仪先发生一个纯洁的带预加剧和Preshoot的8Gbps的信号，然后在这个信号上叠加上准确操控的随机颤动（RJ）、周期颤动（SJ）、差模和共模噪声以及码间搅扰（ISI）。为了确认每个成分的巨细都契合标准的要求，所以测验之前需求先用示波器对误码仪输出的信号进行校准，确认发生的是标准要求的Stress Eye。其间信号的RJ、SJ、共模噪声等都能够由误码仪发生，而ISI颤动是由PCI-E协会供给的CLB3或CBB3夹具发生，其夹具上会模仿典型的主板或许插卡的PCB走线对信号的影响。
为了便利接纳测验，CLB3和CBB3夹具相关于前一代夹具做了一些电路的改动，主要是考虑了接纳测验的状况。比方为了切换测验码型，在PCI-E 2.0的CLB2夹具上，从主板发过来的RefClk是直接环回到主板的Lane0的接纳端，不能断开；而在PCI-E3.0的CLB3的夹具上，因为要考虑到或许还会对主板Lane0的接纳端进行测验，因而这个衔接是经过SMP的跳线完结的。另外在CBB3的夹具上，增加了专门的Riser板以模仿服务器等使用场合的走线对信号的影响。下图是对PCI-E 3.0的主板进行测验前进行Stress Eye校准的一个衔接图。
要准确发生PCI-E3.0要求的压力眼图需求调整许多参数，比方需求调整输出信号的起伏、预加剧、差模噪声、随机颤动、周期颤动等以满意眼高、眼宽和颤动的要求。而且各个调整参数之间也会彼此限制，比方调整信号的起伏时除了会影响眼高也会影响到眼宽，因而各个参数的调整需求重复进行以得到一个最优化的组合。校准中会调PCI-SIG的Sigtest软件对信号进行通道模型嵌入和均衡，并核算最终的眼高和眼宽。假如没有到达要求，会在误码仪中进一步调整注入的随机颤动和差模噪声的巨细，直到眼高和眼宽到达以下参数要求。
校按时，信号的参数剖析和调整需求重复进行，人工操作十分耗时耗力。为了处理这个问题，Keysight公司在业界最早推出了N5990A的针对PCI-E3.0接纳容限的主动测验软件，这个软件能够供给设置和衔接导游、操控误码仪和示波器完结主动校准、宣布练习码型把被测件设置成环回状况并主动进行环回回来数据的误码率计算。
设置被测件进入环回形式有两种方法，一种是借助于误码仪自身的Training序列，另一种是借助于芯片厂商供给的东西（比方Intel公司的ITP东西）。传统的误码仪不具有关于PCIE协议了解的功用，只能盲发练习序列，缺陷是没有经过正常的预加剧和均衡的洽谈，这就或许形成不能把被测件设置成正确的状况。而许多新的CPU渠道要求误码仪和被测件进行有用的预加剧和均衡的交流，然后再进行环回，这就要求误码仪能够识别对端回来的练习序列并做相应的调整。M8020A渠道集成了Link洽谈的功用，能够真正和被测件进行练习序列的交流，能够有用地把被测件设置成正确的环回状况。
当被测件进入环回形式而且误码仪宣布压力眼图的信号后，被测体系会把其从RX端收到的数据再经过TX端发送出来送回误码仪，误码仪经过比较误码来判别数据是否被正确接纳，测验经过的标准是要求误码率小于1E-12。
