1 引 言
可编程逻辑器材(PLD)是当今国际上盛行的新一代数字体系逻辑器材。它主要是一种“与-或”两级式结构器材，除了具有高速度、高集成度功用之外，其最大的特色便是用户可界说其逻辑功用。因而PLD可以习惯各种需求，大大简化体系规划，缩小体系规划，进步体系可靠性，遭到广阔工程技术人员的喜爱。
可编程逻辑器材品种繁复，功用各异，主要有以下几种根本类型：可编程只读存储器(PROM)，现场可编程逻辑阵列(FPGA)，编程阵列逻辑(PAL)，通用阵列逻辑(GAL)。通用阵列逻辑GAL(Generic ArrayLogic)是新一代的可编程逻辑器材，是选用先进的E2CMOS工艺制作的大规划集成电路，是新产品规划的抱负器材。用户可将规划的逻辑电路经过IBM-PC机对GAL芯片编程。编程进程可分为三步：(1)依据规划要求写出与或逻辑表达式的布尔方程;(2)运用编译器，由计算机辅佐编程，得到阵列的熔丝图，并验证其正确性;(3)因为GAL的当即电可擦性，把编译器的输出送入编程器。编程器便按已确认的熔丝图将新的内部结构信息存储起来。这种编程办法简单易行。
2 体系组成与体系规划
2.1 体系的组成
咱们介绍的体系是一种依据两次采样的高精确度A/D转化器
。它的计数容量可达两百万码，相当于六位半的A/D转化器，是目前国内所能做到的一种较高精确度的A/D转化器。它的作业原理是对被测信号进行两次采样：第一次采样由双积分型A/D转化器把被测信号高位转化成对应的数字量N2h。第2次采样的守时积分时刻要比第一次采样的守时积分时刻延伸m倍，并用N2h来守时接通相应的基准电压到求和积分器。定值积分时则改用小基准电压Es/n来进行放电，然后获得与被测信号低位相应的读数N2l。归纳两次采样成果，A/D转化器的总计数值为：mnN2h+N2l。它的整体框图如图1所示。
因为体系正常作业时需求一个巨大的逻辑操控电路来完结两次采样进程，所以咱们选用PLD来完结硬件操控逻辑。
2.2 体系的规划
在所有PLD中，因为GAL器材具有低功耗、高速度、可重复编程和输出可重组态的特色，加上它的性价比显着优于SSI/MSI器材，所以被选用来完结高精确度A/D转化器的硬件逻辑操控电路。
2.2.1 硬件逻辑操控电路
GAL16V8芯片主要有五种输出装备功用。规划中选用了其寄存器型器材中的组合输出结构和寄存器型输出结构。咱们选用的GAL16V8芯片如图2所示。
它的各个管脚界说如下：
mT1：守时积分的守时时刻信号(低电平有用)，Th：反应守时信号(低电平有用)，ST：ADC转化发动信号(正跳沿有用)，Sc：二次采样信号(高电平有用)，INPUT：检零信号输入(Ux>0时为0，Ux<0时为1)，Tx：成果计数输出(高电平有用)，Sg：极性输出(Ux>0时为0，Ux<0时为1)，INT1：中止信号(正跳沿有用)，Kc：放电回路操控(高电平有用)，Kx：被丈量接入操控(高电平有用)，VrN：负基准接入操控(高电平有用)，Vr：正基准接入操控(高电平有用)，Vr-10：十分之一正基准(高电平有用)，Csg：开释极性输出寄存器(高电平有用)，CLK：时钟输入端。
2.2.2 硬件逻辑操控电路作业进程
硬件逻辑电路作业时，A/D转化发动信号ST由“0”变“1”，标志第一次采样正式开端。一起，Kx变为高电平，标明接入被丈量Ux;mT1变为低电平，体系进入第一次采样的守时积分时刻。假定Ux>0，则检零信号INPUT为“0”。当mT1变为高电平时，第一次采样的守时积分时刻完毕。接入VrN，进入第一次采样的定量积分阶段。当检零信号发生变化时，标明定量积分完毕。在定量积分进程中，Tx有计数成果输出，这是被测信号的高位值。中止信号INT1由“1”变“0”，标明第一次采样完毕，体系进入休止阶段。当ST和二次采样信号Sc一起发生正跳沿时，体系进入第2次采样阶段。在第2次采样进程中，逻辑操控进程与第一次采样大致相同，仅仅守时积分时刻变为第一次采样守时积分时刻的m倍，即mT1，并且在每一个T1时刻内，都接通反应守时信号Th。在定值积分阶段，改用小基准电压Vr-10来进行放电。然后Tx有计数成果输出，这是被测信号的低位值。至此，两次采样A/D转化完毕。
2.2.3 硬件逻辑操控电路时序图
运用可编程逻辑器材规划操控电路的关键在于正确画出逻辑电路的时序图。经过精确剖析两次采样A/D转化器的逻辑电路，画出它的时序图。
(1)被测电压为正时，GAL各管脚的时序图如图3所示。
(2)被测电压为负时，GAL各管脚的时序图如图4所示。
3 GAL可编程器材程序
依据硬件逻辑电路时序图，现对GAL16V8芯片进行编程，完结上述逻辑功用。
4 完毕语
经过示波器对GAL16V8芯片各管脚输出的波形进行调查，得到正确的波形输出。把选用GAL后测得的数据与原有的逻辑电路测得的数据进行比较，证明运用GAL所得的数据完全正确。因而，由GAL规划高精确度A/D转化器的硬件逻辑操控电路是可行的。此外，因为GAL只要一个时钟操控端，在信号进行动作时，为削减因为时钟引起的差错，运用的时钟频率要高于计数器运用时钟频率的两倍以上。时钟频率越高，所带来的差错就越小。
与一般逻辑电路比较，GAL不只确保了体系的正确性，更进步了体系的保密性和可靠性。
