作者
刘恩晓，男，1983.08生人，现为哈尔滨工业大学通讯技能研讨所博士生在读，首要研讨方向为卫星导航接纳机及其抗干扰技能研讨
应用范畴
导航接纳机要害算法的硬件完结
应战
现在在GPS接纳机中，对码的捕获一般有两种办法：串行查找办法和并行查找办法。串行查找办法硬件完结简略，但其捕获时刻较长，每更改一次本地码相位，就需求花费1ms，完结一个查找约2min左右时刻。导航接纳机在许多应用范畴要求高的数据更新率，这就要求捕获时刻变得更短才行。现在GPS信号捕获电路的首要完结手法是经过运用DSP芯片，DSP可以经过C言语编写程序，归于软件作业，可以在较高的层次进行规划，为规划作业供给了便利。可是此种完结办法不利于知识产权的维护，也不利于出产专门的芯片。因而本文选用FPGA来完结。而FPGA资源有限，怎么经过复用来满意资源占用是一个要害问题。此外，导航信号强度远远低于噪声，接纳SNR仅有-20dB，精确收会集频数据对算法的验证至关重要。
解决计划
要点研讨了在SDR(Software Defined Radio)渠道上完结频域捕获算法，根据SDR渠道和FFT来完结并行快速捕获算法。本文运用Xilinx公司的体系级建模东西System Generator完结了对XCVFX60FF1152这款V4 系列的FPGA芯片编程，完结了频域捕获算法的硬件完结。在规划中选用时分复用技能，使整个规划计划只选用一个FFT核，并且运用了一种新的复数乘法计划，节省了硬件资源。为了防止体系热噪声的影响而精确收集导航数据，本体系规划时运用ADLINK公司出产的数字化仪PCI-9846H进行卫星信号收集，运用Xilinx公司供给的编程软件——System Generator，读取收集数据，在Matlab下的Simulink中进行体系规划调试，然后直接生成硬件描绘言语下载到FPGA中。
一、导言
GPS接纳机有必要复现待捕获的卫星所发射的PN码，然后有必要移动这个复现码的相位，直到与卫星的PN码发生相关停止。当接纳机所复现的码与输入的卫星码相匹配时，有最大的相关值。当复现码的相位与输入的卫星码的相位在任何一边的偏移超越1个码片时，有最小的相关。这便是GPS接纳机捕获或盯梢卫星信号时在码相位域内检测卫星信号的办法。这样GPS信号的捕获和盯梢进程是二维的信号复现过，如图1所示。图中横坐标为码相位，纵坐标为多普勒频槽。
典型状况下码相位以1/2码片的增量被查找。每个码相位查找增量是一个码片分格。每个频率的分格大概是2/3T Hz，其间T是查找停留时刻(停留时刻越长频率分格越小)。一个码分格和一个多普勒分格兼并起来成为一个方格。在码域内，GPS接纳机完结自相关的进程是，首要查找期望卫星的相位，然后调理复现码发生器的基码标称速率，以补偿因为接纳机和卫星之间视距动态在卫星PRN码上所引起的码相位推迟，然后完结对卫星码状况的盯梢。码相关的进程用被相移的复现码与输入的卫星码实时相乘，然后积分和累加而完结。GPS接纳机的方针是使其复现码的瞬时相坐落所期望的卫星的码相位坚持最大的相关。 接纳机还有必要调整其复现的载频信号，以使其与所期望的卫星频率相匹配，否则在距离域内的信号的相关进程将因为GPS接纳机频率响应的滚降特性而遭到严峻的衰减，成果是永久也捕获不到信号。即便接纳机在查找进程中成功捕获了信号，假如失掉了对卫星频率的盯梢，也会接着失掉对码的盯梢。因而，GPS接纳机首要查找期望卫星的载波多普勒频率，然后盯梢这颗卫星的载波多普勒状况，以在载波多普勒域完结载波的匹配进程。
二、频域快速捕获算法
2.1 频域捕获原理
跟着硬件技能的开展，FFT的运算速度越来越快。在现代通讯，无线电导航，精细定位，精细时刻丈量和传递、授时等方面都要求对无线电信号进行实时相关处理。为了做到信号的快速捕获，GPS接纳机引进FFT算法来核算相关值。在每一个频槽一起核算出一切码相位的相关值，可以使捕获时刻尽可能的缩短。
FFT查找算法是根据数学特性：时域的卷积等价于频域的相乘[9]91-93。传统的两个抽样序列之间的联系是按如下办法完结
伪码并行FFT算法的查找进程与匹配滤波法类似(但速度比匹配滤波法快)，即：在估量的多普勒频率点进行一次FFT查找悉数伪码相位，功率最大值和门限值比较，若最大值大于门限值，则标明信号捕获，给出信号所在位置的码相位和多普勒频率，进入信号盯梢阶段，假如最大值小于门限值，则标明信号未捕获，经过操控逻辑改动多普勒查找单元，重复上述进程。因为FFT具有把能量会集到一个单元上的特性，所以FFT的并行查找办法，不光查找时刻短，并且可以在低信噪比下捕获信号。
2.2 频域捕获的进程
伪码并行FFT算法的具体进程如下：
(1) 中频信号采样后经数字下变频，交给FFT模块。其间I、Q两支路分别为实部和虚部进行复数FFT运算。
(2) 在FFT单元中，对进来的数据做分段处理，分段的长度L决议一次并行运算的长度，与捕获概率、捕获时刻有很大的联系。
(3) 对本地发生的扩频码进行FFT运算，并取其复共轭。
(4) 把数据段和地址段的FFT成果相乘，然后进行IFFT运算。
(5) 对IFFT的成果取模值，存储成果。
对成果进行捕获判定，找出累加后一帧中最大点与设定的门限比较，假如高于门限值，进行一次捕获查验，确定是真的捕获后交与后边盯梢支路。
2.3 频域捕获运算量剖析
因为FFT算法的运用，使得相对时域的查找算法比较，运算量大幅下降。以码长为1023评论，对一路的接纳信号序列x(n)和本地信号序列y(n)的相关函数在时域的表达式为：
在频域核算1023个相关函数值所需的乘法运算次数缩减为在时域运算的1.57%，所需求的加法运算次数缩减为在时域运算的2.94%。可见该算法对运算量有显着的削减。
三、算法完结与试验验证
本文中的导航信号来源于安捷伦4438C信号模拟器，射频前端选用SiGe公司的SE4150芯片，数据收集选用ADLINK公司的PCI-9846H高速高分辨率数字化仪，该数字化仪具有4通道，16bit量化和40MSps的数据收集才能，板载512MHz的SDRAM，收集后将数据经过PCI存储dat格式文件到核算机中，彻底满意试验需求。数字处理渠道选用的是国防科技大学空间仪器研讨中心开发的通用软件无线电(SDR)开发渠道。
软件渠道是Xilinx公司的System Generator，其特点是可以经过Simulink在高层完结硬件编程。System Generator是Xilinx公司的体系级建模东西，在许多方面扩展了MathWorks公司的Simulink渠道，供给了合适硬件规划的数字信号处理(DSP)建模环境，加快、简化了FPGA的DSP体系级硬件规划。现在，根据System Generator的规划办法已在杂乱体系完结中展现出强壮的潜能。System Generator 在DSP工程师和FPGA工程师之间架起了一座桥梁，使得它在两个范畴都得到广泛应用。关于DSP工程师来说，经过Simulink的规划，System Generator即可主动完结硬件比特流的发生，而不需求了解比特流的发生细节。关于FPGA工程师来说，System Generator并没代替HDL的完结办法，而是简化了繁琐的编程进程，让规划者把精力放在体系的要害模块上。
3.1 体系规划
假如一个体系的一切模块在System Generator模块库中能找到，那么运用System Generator完结整个体系规划将十分便利。用户只需求点击Generator按钮即可发生所需求的一切文件，这些文件包含以下几个。
(1) 该规划的悉数HDL代码。
(2) Clock Wrapper，包含体系时钟和Clock Enable信号的发生。
(3) Testbench，用于ISE下仿真测验文件，可以比照Simulink下的仿真成果。
(4) 工程脚本文件，答应不同归纳东西(比方XST和Synplify)操作System Generator发生的HDL代码。
(5) 其他文件，ISE经过这些文件运用System Generator发生的代码。
运用System Generator进行FPGA开发的首要流程如图3所示。
3.2 硬件开发渠道
国防科技大学空间仪器工程研讨中心的通用软件无线电(SDR)开发渠道，选用Xilinx公司的Virtex-4系列的XC4VFX60FF1148这款FPGA芯片和TI公司的TMS320C6455-1G这款DSP芯片作为主处理器。图4及为SDR渠道。此外，此开发渠道上还集成了
(1) AD9287，四通道，8比特量化串行输出，A/D转换器。
(2) AD9432，单通道，12比特量化并行输出，A/D转换器。
(3) AD9777，二通道，16比特并行输入，D/A转换器。
(4) VME总线模块，RS232模块。
(5) 外扩SpiFlash，总容量64Mbit。
本规划计划选用了FPGA芯片作为处理器芯片，其内部资源如表1所示，可以看出此款FPGA芯片资源丰富，为根据FFT的快速捕获算法的完结供给了很好的条件。
3.3 试验成果
设置模拟器输出GPS 4号卫星导航信号，SNR=-19dB，多普勒频偏+1kHz;ADLINK新建使命，设置ch0为作业通道，生成dat文件存储到本地核算机，40MHz的采样速率收集大于1s时长。
SiGe公司的SE4150芯片输出中频为16.368MHz，对DDS(Direct Digital Synthesizer)位数要求较高，所以对收集的数据进行预处理：经数字变频将中频降到1.25MHz。关于2MHz的带宽，对数据不等距离抽取降采样，等效为4.096MHz的采样速率，并从头量化为8bit位宽。将预处理的数据打开到作业区以待System Generator读取调用。
System Generator的整体规划如图5所示，首要包含以下几个功用模块：数据读取模块，4096点FFT/IFFT模块，扫频模块，信号发生模块，复数取模模块，复数乘法模块，FFT成果存储模块，捕获判定模块，逻辑操控模块，本地数据与中频数据挑选模块(FFT数据与IFFT数据挑选模块，体系操控信号发生模块)等。
System Generator 可以主动生成可在ISE中处理的寄存器传输级(Register Transfer Level, RTL)和IP核代码，在ISE中完结Xilinx履行工程后生成位流文件，终究下载到FPGA完结整个规划流程。表2给出了经ISE归纳后本规划计划的硬件耗费状况。
从表中可以看出本规划计划所占用的芯片内的各项硬件资源平均在20%以下，这首要是因为，本规划计划选用了时分复用技能在整个规划计划中只选用一个FFT/IFFT核。从陈述中可以看出体系的所支撑的最大时钟频率为93.458MHz。
运用System Generator的Hardware Co-simulation功用，完结SDR渠道与PC交互通讯，SDR渠道读取PC中的数据，并将运转成果回来给PC然后在PC上调查剖析试验成果，如图6所示。
图7为输入的待捕获信号以及本地信号的波形图。其间自上而下分别是待捕获信号的实部，本地信号实部，待捕获信号的虚部，本地信号的虚部，这儿现已对待捕获信号进行了归一化处理。
图8为FFT/IFFT模块的输入数据波形图。其间图a)为待运算数据的实部，图b)为待运算数据的虚部，而图c)为操控FFT/IFFT模块开端作业的start端输入的信号，图d)为操控其进行FFT仍是IFFT运算的fwd_inv端输入的信号。输入的运算数据分为3部分：本地信号FFT运算成果与待捕获信号FFT运算成果复共轭相乘得到的数据，下一次相关运算所需的本地信号，下一次相关运算所需的待捕获信号。可以看到每逢一部分数据输入时，start端都会呈现一个脉冲以使模块开端进行运算，一起fwd_inv端输入信号操控进行FFT运算仍是IFFT运算。因为本地信号FFT运算成果与待捕获信号FFT运算成果复共轭相乘得到的数据要进行IFFT运算，所以当这部分数据输入时，fwd_inv端输入的是0，代表进行的运算是IFFT运算。
图9为FFT/IFFT模块的输出数据波形图。其间图a)为运算成果的实部，图b)为运算成果的虚部，图c)为xk_index端输出数据波形，图d)为标志着运算完毕的edone端输出数据波形。运算成果分为三部分：本地信号FFT运算成果与待捕获信号FFT运算成果复共轭相乘得到的数据进行IFFT运算的成果待捕获信号FFT运算成果，本地信号FFT运算成果。从图中可以看出因为待捕获信号的信噪比SNR=-19dB，其信号频谱已彻底吞没于噪声中。FFT/IFFT模块完结一次运算，edone端会在输出成果的前一个时钟周期输出一个脉冲，而当运算成果输出时，xk_index端也会随之输出运算成果的序列号。
图10为终究得到的捕获成果波形图，而图11为终究捕获到的码相位延时和多普勒频槽。可以看出在SNR=-19dB时，本规划计划得到了很好的相关峰。终究捕获得到的码相位延时为2000，多普勒频槽为7，即捕获到的DDS模块的频率字为40032，其对应的载波频率为1.251MHz。这与输入的待捕获数据的参数共同。所以从仿真成果上可以证明，本规划计划可以进行GPS信号的捕获，一起进一步证明了根据FFT的频域快速捕获算法是正确有用的。
四、定论
本文具体论述了怎么经过ADLINK结合System Generator构建验证快速捕获算法。本规划计划整体可分为FFT/IFFT模块，扫频模块，信号发生模块，复数运算模块，FFT成果存储模块，捕获判定模块，以及最杂乱的逻辑操控模块等7个模块。并且在规划的进程中只选用个一个FFT/IFFT核，很大程度上节省了硬件资源。一起还选用了一种新颖的复数乘法规划计划。从本章可以看出根据System Generator的硬件开发办法避开了繁琐的编写代码的进程，简略明了，模块化很强，是一种快速有用的开发手法。
一起，本文经过Hardware Co-simulation对本规划计划进行了验证。终究可以对SNR=-19dB的待捕获信号进行正确的捕获。验证了本规划计划的正确性与实用性。
