数字信号微处理器DSP具有高速运转与数据处理的功用，以其高性能和低功耗的优势为实时导航体系的数学核算供给了有用的硬件渠道。在现代武器装备中，规划了依据DSP芯片的车载导航体系，其在民用和军事范畴均发挥着重要作用，体系具有高可靠性、安全性等特色。
1 车载导航体系作业原理
车载导航体系的主要功用是守时收集陀螺正交编码信号、加速度计的输入和里程计输入信号，并对收集的数据进行必要的处理，以完成导航解算。一起将收集数据经过RS422总线和CAN总线发送至地上监测设备;并经过RS422总线接纳相关的指令及参数。该体系结构如图1所示。
图1 车载导航体系结构框图
2 体系硬件规划
2.1 处理器及存储器规划
车载导航体系电路选用TI公司的TMS320C6713B-A200作为DSP，该DSP芯片标称主频为200 MHz，作业在160 MHz主频时DSP处理才能为1600 MI·s-1/1 200MFLOPS。运用40 MHz的晶振奋为DSP的时钟输入，经内部锁相环倍频后作为DSP作业的时钟，运用一片TPS70345电压调整器为其供给3.3 V的IO电压和1.2 V的内核电压;选用一片容量为16 MB的MT48LC4M3282TG-7IT芯片作为SDRAM的存储器，存储器直接接入DSP的EMIF总线上，SDRAM芯片的地址线BA1、BA0和A11～A0接DSP芯片的EA15～EA2，数据线D31～D0接ED31～ED0。FlashRom芯片的地址线A22～A0接DSP芯片的GP13～CP11和EA21～EA2，数据线DQ15～DQ0，接ED15～ED0，初始化时GP13～GP13个引脚的状况为高，SDRAM芯片的片选信号接DSP芯片的CE0;选用一片容量为16 MB的S29GL128N10TFIR1芯片为FlashRom存储器，FlashRom芯片的片选信号接DSP芯片的CE1。之所以DSP芯片的CE1接到FlashRom的片选上，是因其引导办法选用从ROM加载，BOOT程序寄存在FlashRom存储器中。存储器的读写信号均接到DSP芯片的AWE信号上。DSP经过EMIF总线接口拜访外部存储器，可经过操作寄存器操控对外部存储器的拜访，简化了电路的规划。
2.2 电源规划
车载导航体系输入电源为27±9 V，经MHF+28515将24 V转化为+15 V和+5 V的电压，MHF+28515的输入电压规模为16～48 V，输出功率15 W，其间+5 V电压输出最大功率为7.5 W，电流1 500 mA，+15 V电压输出功率最大别离为5 W，电路330 mA。因为车载导航体系电路本身+5 V电源运用的电流约为1000 mA，所以能供给+5 V，电流》140 mA的输出给外部运用，为满意体系中各部件的供电要求，规划了车载导航体系供电体系。
MHF+28515输出的+5 V电源为整个模块供给数字电源，其间CAN总线协议芯片等部分+5 V作业的芯片直接运用该电源;其他电路运用经转化后的电源其处理办法包含：经过电压调整器TPS70345将+5 V电源转化成3.3 V和1.2 V电源，其间3.3 V供DSP外围电路及SDRAM、Flash等芯片运用，1.2 V供DSP内核运用;经过电压调整器TPS70351将+5 V电源转化成3.3 V和1.8 V电压，其间3.3 V供FPGA外围电路、光耦等芯片运用，1.8 V供FPGA内核运用;经过两个DC/DC模块NKE0503将+5 V电源转化成3.3 V电压，一个供RS422阻隔电路中的MAX3490及光耦运用，另一个供RS232阻隔电路中的MAX3232及光耦运用。经过一个DC/DC模块NME0505将+5 V电源进行阻隔，供MAX481、CAN总线收发器和其通路上的光耦运用。MHF+28515输出的±15 V电源为整个模块供给模仿电源，其间+15 V电压经过三端稳压器JW78M05将电压转化成+5 V模仿电压，供LM3940IMP和REF196运用;+5 V模仿电压经过LM3940IMP转化成3.3 V模仿电压，为运放供电;+5 V模仿电压经过REF196转化成3.3 V模仿电压，为电桥供电;+15 V和-15 V电压则是为运放OP497供电。
2.3 输入信号
车载导航体系电路输入信号有3路加速度计信号、3路陀螺信号、两路里程计信号、两路标频信号、一路行车状况信号、9路状况检测信号和10路测温信号。
加速度计信号的信号方式为可逆脉冲，幅值TTL，满量程为256 kHz，经3路16位计数器计数，上升沿触发，中止5锁存，加速度计信号选用RC滤波和带施密特触发输入的反向器进行整形处理，然后经过74LVC244进行电平转化后引进FPGA中。
陀螺信号的信号方式为正交编码信号，幅值高电平4～5 V，低电平0～0.8 V，电流≤8 mA，频率≤1.5 MHz，相位差90°±20°，经3路16位计数器计数，上升沿触发，中止5锁存，陀螺信号也与加速度计信号相同，进行整形处理。而标频信号频率为128 kHz，幅值TTL，也信号需整形。因而，标频信号的处理方式和加速度计信号处理办法相同。
里程计信号包含两路里程计信号、1路行车状况信号和1路里程计地，幅值12 V，驱动才能30 mA，需光耦阻隔，设置两个16位计数器和1位状况寄存器，别离记载里程计脉冲输入和状况信息，里程计脉冲上升沿触发计数，中止5锁存;要求行车状况信号State可用指令使能和制止，使能状况下当State=1时，里程计信号加法计数;当State=0时，减法计数;制止状况下里程计信号加法计数，里程计信号先经RC滤波电路和维护二极管，然后经光隔进入FPGA。
状况检测信号包含3路跳模检测信号、3路高压状况信号和3路机抖状况信号，信号方式均为开关量，幅值为TTL，机抖状况信号和高压状况信号需光耦阻隔。跳模检测信号处理方式和参数挑选与加速度计信号相同;高压状况信号和机抖检测信号处理方式则与陀螺信号共同。
测温信号包含10路测温电阻输入和1路测温电阻输入公共端，温度规模在-45～+70℃，测温电阻与模块上3个高精度电阻组成电桥，依照电桥作业原理，桥臂电阻的阻值应小于测温电阻的最小值，并应当考虑必定的冗余，温度系数的核算公式为R0×3.85×10-3，其间R0是0℃电阻，因为选用了高精度电阻和12位的AD，A/D转化精度》0.5 ℃，可用多路开关完成。电桥两臂中点别离接入运算扩大器进行跟从处理，再经后级扩大后由A/D转化芯片收集温度测验成果，A/D转化芯片选用串行接口芯片，与DSP的McBSP1接口衔接，该芯片分辨率为12位，并具有10 μs的转化时刻及最大11路的A/D输入。
在车载导航体系电路规划中选用了CAN总线规划。CAN总线独立操控器选用SJA1000T，运用16 MHz晶振奋为时钟输入，可经过软件装备ID号和数据传输波特率，最大速率为1 Mbit·s-1。其总线操控器运用数据地址复用总线，经FPGA转化后与DSPEMIF总线衔接。CAN总线操控器信号选用TTL电平（5 V），与信号为3.3 V电平的FPGA之间需运用SN74LVC4245作电平转化。CAN总线接纳器选用Philips Semiconductors公司PCA82C250。其总线操控器与收发器之间的数据传输信号选用光耦进行阻隔。CAN总线接口电路如图2所示。
图2 CAN总线接口电路
2.4 FPGA规划
车载导航体系电路选用FPGA处理模块上操控逻辑、各输入信号的计数及完成串行接口通讯协议。FPGA对输入信号进行计数，并对标频信号分频发生中止5信号，发生中止5信号的一起对各计数器值进行锁存。DSP可经过EMIF总线拜访FPGA的内部资源，地址空间占用EMIF总线的CE2。FPGA的加载方式为主控串行方式（Master Serial Mode），FPGA功用框图如图3所示。FPGA规划包含加速度计信号计数器规划、陀螺信号计数器规划、里程计信号计数器规划、陀螺合频计数器规划、标频分频器规划、状况检测、毛病检测信号和串行通讯接口规划。
图3 FPGA功用框图
加速度计信号输入为可逆脉冲，每个通道加速度计输入包含3路信号，别离是+A、-A和GND，依照规划要求，+A信号上有脉冲时计数值添加，-A信号上有脉冲时计数值削减，当频标分频中止发生时，将计数成果存入锁存器内。在FPGA中规划了16位的计数器，上电复位计数器为0，+A信号上有脉冲时计数值加1，-A信号上有脉冲时计数值减1，当频标分频中止发生时，将计数成果存入锁存器内，DSP可经过EMIF拜访锁存器得到加速度计信号计数器的成果。
陀螺信号输入方式为正交编码信号，每个通道陀螺信号输入包含3路信号，别离是A、B和DGND，当A相超前B相90°时计数值添加，当A相落后B相90°时计数值削减。在规划时输入信号先经过鉴相电路，辨认A路和B路信号的相位先后，并发生两路4倍频的可逆脉冲信号，然后对可逆脉冲进行计数，当标频信号中止发生时，将计数成果存入锁存器内。
里程计信号包含两路计数输入和一路行车状况信号输入，计数输入每路运用一个16 bit计数器，当中止发生时将计数器数值存入锁存器;行车状况信号（STATE）上电初始为无效状况，用户经过指令设置STATE状况是否有用。其STATE信号处于有用状况时，STATE为1，里程计计数器递加计数;若STATE为0时，里程计计数器递减计数;而当STATE信号处于无效状况时，里程计计数器递加计数。
在FPGA中规划了16位计数器，上电复位计数器为0，计数器的值均添加，而计数器均加1，当频标分频中止发生时，将计数成果存入锁存器内。DSP可经过EMIF拜访锁存器得到陀螺合频计数器的成果。
标频分频器用来将标频信号分频，发生锁存FPGA内加速度计数器、陀螺计数器、里程计计数器的计数值以及状况检测信号的状况中止信号。在FPGA中标频分频器由一个预定标器和一个计数器组成，可由软件编程设置分频，DSP经过EMIF总线向预定标器写入需分频的数值，计数器记载频标脉冲的个数，计数至定标值时计数器输出并清零，而计数器输出至DSP的中止，一起锁存FPGA内加速度计数器、陀螺计数器、里程计计数器的计数值以及状况检测信号的状况。
状况检测信号为开关量信号，状况寄存在一个地址中，每一位代表一路的状况。在FPGA中规划一个16位的寄存器，寄存行车状况、高压检测信号状况、机抖检测信号状况及跳模检测信号状况，并在中止时将信号锁存到锁存器中。
毛病检测信号是经过一个地址写入毛病检测向量，依据毛病检测向量每一位详细是0或1，由可编程逻辑器件将毛病检测向量主动设置输出引脚。在FPGA中设置一个8位的存储器，用于寄存毛病检测向量，信号经驱动后输出。
FPGA内部规划了串行协议模块，经外接电路组成RS232和RS422串行接口。集成协议芯片参照ST16C2552进行规划，对其MODEM操控等功用进行了削减。而串行接口作业波特率也均可设置。
