Adaboost 算法是Freund 和Schapire 于1995 年提出的，全称为Adaptive BoosTIng。它是 BoosTIng 算法的改善，意为该算法经过机器练习与学习不断自适应地调整假定的错误率，这 种灵活性使得Adaboost 算法很容易与实践使用联系起来。2001 年，微软研究院的P.Viola 提出了依据Haar 特征的Adaboost 算法，创造性地将积分图的概念引进到人脸检测的特征 核算傍边，因为此算法使用了很多尺度纷歧的矩形作用来表征人脸。而且该算法中用以检测 人脸的分类器是选用的级联结构，依照由弱到强的次序安排的，其长处在于依照核算概率， 在图画检测的一开端就能够将大部分不包括人脸的区域扫除在外，省去了后边核算负载更重 的检测过程，以此到达检测速度进步的意图。经过实践测验，P3 700MHz 的处理器对352*288 的图画进行检测的速度为15 帧/秒。可是假如在嵌入式渠道上运转的话，纯软件的检测速 度则为2 帧/秒。本规划将这种快速检测算法转化成了一种并行处理图片像素点的硬件结 构，能够大幅度进步图画中的人脸检测速度。
方针渠道
Virtex5 系列FPGA 是Xilinx 最新一代依据65nm 的FPGA 产品。比较上代产品，速度 均匀进步30%。其改善后的六输入的查找表 （LUT） 和新式对角互连结构，减少了逻辑层次， 增强了结构块之间的信号互连。
本文体系的完结首要用到了两类逻辑资源来优化体系功用： DSP48E Slice：25×18 位二进制补码乘法器能发生48 位全精度成果。此功用单元还能够 完结许多DSP 模块如乘累加器、桶形移位器、宽总线多路复用器等。
Block RAM：可装备成2 个18 Kb 或1 个36 Kb 的Block RAM，也能够装备为双端口 RAM 或FIFO，并供给了ECC 校验查看功用，进步了体系可靠性。
硬件体系结构
本文选用了一种像素积分单元阵列的结构来完结对图画进行人脸检测的并行性处理 。该阵列的核算目标为Haar 特征。该特征被笼统为各种尺度巨细的矩形。一系列的矩形 组合起来即被用来表征人脸。是非矩形内像素的灰度值经过加权求和后即为该特征的特征 值。积分图ii 的界说是：
其间ii（x， y）是积分图在点（x， y）处的积分值，i（x‘， y’）是图画在点（x‘， y’）处的灰度值。使用积分图能够快速核算矩形S的灰度和，即Sum=A+D-B-C，其间A、B、C、D 是积分图中矩形极点对应的积分值。
体系结构框图如图 3 所示，整个体系的作业流程和各模块功用论述如下：
图画输入模块：体系输入端外接一个模仿摄像头，收集到的图画信号经过板上的A/D 芯片转化成ITU-R BT.656 （YCrCb 4:2：2，8 位数据宽度）分辨率为352×288（CIF）的图画格局。 该模块的作用为当检测操控状态机发送初始化信号后，经过I2C 总线装备A/D 芯片完结信号转化。别的，因为BT.656 格局混合包括了视频的场信息和图画数据，因而该模块还要从 BT.656 信号中提取出图画数据寄存到图画RAM 中。针对该完结，RAM 巨细为8 位宽度， 深度为101376。
像素积分阵列：像素积分单元阵列是本体系中进行快速人脸检测的中心处理模块。在将 图画进入片内RAM 后，体系将选用20×20 的移动窗口对整幅图画进行扫描处理。每个周期 的开端阶段，检测窗口包括的一行（20 像素）的灰度值由底部进入积分阵列，积分阵列上部输 出按从左至右方向的行像素值的积分和，右部则输出每行按从左至右方向的像素值的平方 和。阵列中的灰色方格则保存了检测窗口对应原始图画部分的像素积分值。阵列中的带竖线 和右斜线的方格表明了存储特征所包括的矩形权重和特征相似度等参数的流水线。在整个扫 描窗口的像素积分值都进入此阵列后经过左边编码模块的编码操控后，从阵列的右侧能够得 到当时一级分类器所包括的矩形的像素灰度值。此灰度值被送到右侧的检测模块（如图 4）： 首要会和当时一级分类器中对应特征的权重weight 相乘，然后将乘积进行累加后即得到当 前区域对应此特征的特征值。接着这个值会与分类器中的特征阈值a 比较，然后挑选对应 的特征相似度γo（大于等于a ）或许γ1 （小于a ），此相似度值也将被累加，当该级分类器中 所包括的悉数特征的特征相似度都累加结束后会与终究的该级的检测阈值β比较。比较后 的成果显现了该窗口区域是否包括了人脸，1 即为包括，0 即为不包括。假如包括人脸，此 模块还将把当时检测到的人脸的区域信息（包括矩形的左上角开始坐标和矩形长、宽）保存在 一个专用的存储区域，以用于后边的成果输出。
人脸信息处理单元：像素积分单元阵列检测到人脸后，此单元将首要保存检测到的人脸 方位信息。好像检测阶段中分类器中的特征包括的矩形表达式相同，人脸方位信息也是由起 始点坐标和矩形的长、宽组成：（x， y， width， height）。接着依据此信息操控后一级的视频输出 模块用以显现人脸。读取（x， y），在图画RAM中检索到对应人脸的开始点的地址，往该地址 中写入像素值0。接着纵坐标不变，延x轴方向只至x+width-1的点的像素值均更新为0。然后 是制作人脸的纵向鸿沟。坚持横坐标为x+width-1，y坐标顺次增1只至y+height-1，将此列对 应点的像素值更新为0。后边再依照相似的办法折回完结余下的人脸鸿沟的标识。此刻寄存 在RAM中的检测后的图画数据被送入到视频输出模块，该模块以800×600的分辨率将最终的 检测成果显现在VGA屏幕上，在屏幕显现中，被黑色方框围住的区域便是人脸。
图画缩放单元：此模块用以检测图画中大于20×20像素的人脸。本文选用的是固定巨细 为20×20的移动窗口，以从上至下，从左至右的方向遍历扫描整幅图画来检测人脸。对原始 图画数据扫描完一遍后，能够直接检测出图画中巨细在20×20以内的人脸。然后有检测操控 状态机担任发动该单元模块，以必定系数对原始图画进行缩小处理。处理办法选用的是依照 缩小份额生成提取像素点的地址，并将这些像素点从头组成缩小后的图画。其核算公式如下 所示，其间（ x0 ，y0 ） 和（x1 ， y1） 分别为原图画和缩小后的点坐标，scale参数为查表所得：
测验成果
该 系 统 在 Xilinx ML509 开发板上进行测验， 该开发板上选用了一块 XC5VLX110T-FF1136 的FPGA 芯片，测验计划为：将摄像头实时收集到的图画送进体系视 频输入模块，然后经过拨码开关来操控板上的AD9880 芯片转化为384×288 的8 位灰度图送 入中心检测模块检测并输出在VGA 显现器上。整个体系逻辑资源占用状况如表 1 所示。表 2 为最终体系能够运转的最高频率。
定论
本文立异点在于选用了一种像素积分单元阵列结构，能够对 Adaboost 算法中的Haar 特征进行并行处理。结合Virtex5 渠道丰厚和特别结构的逻辑资源，得到了抱负的功用，甚 至现已能够和高功用的PC 渠道混为一谈。从成果中能够看到，本体系只使用了部分资源。 经过在FPGA 芯片内部例化更多的处理单元，还有进一步增大并行性以获得功用进步的空 间。
