文章转自ADI官网，版权归属原作者一切
简介
顾客对更快、更智能和更好产品的需求将立异推到了史无前例 的高度。因而，体系规划人员面临着一同的窘境：在已知渠道上规划新产品，只进行递加改动；或许运用全新渠道和最先进的产品和功用。前者或许规划速度较快，危险较小，但收益较低；而后者用处更广泛、功用更佳且价值更高，但危险较高。
现在，一套新的仿真东西使得可在软件中快速地进行原型制造，然后最大程度地下降开发危险，让规划人员能够充溢自傲，信任其规划的新产品能按预期作业。该软件让规划人员能够深化了解各个产品（例如数模转换器、时钟IC 和放大器）的才能，而且可整合各个器材（ADC 和时钟等），而不用获取实践元件。规划人员可先进行软件评价，然后再决议是否要收购硬件，然后节省了时刻和金钱。
本文阐明晰ADIsimADC,™ ADIsimCLK,™ 和 VisualAnalog®软件 套件的多功用特性，该套件可猜测与采样时钟结合时ADC 的性 能。示例选用16 位、250 MSPS 数模转换器AD9467 和低颤动时 钟发生器 AD9523-1。第一部分阐明晰软件评价，其间模仿了ADC 功能随频率的改变状况并展现了如安在软件中衔接各器材。第二 部分具体阐明晰怎么运用评价板和SPIController 软件进行实践硬 件设置。示例中为AD9467 供给的时钟速率是245.76 MSPS。 AD9523-1 评价板选用交互式图形用户界面（GUI）来装备时钟输出。
运用ADIsimADC 和ADIsimCLK 进行协同仿真
首要，下载并装置VisualAnalog 和AD9523-1 评价软件。ADIsimADC随VisualAnalog 一同供给。发动VisualAnalog 时，将呈现弹出窗口，要求用户挑选画布，如图1 所示。
AD9467 的ADIsimADC 模型坐落ADC→Single（单通道）→AD9467菜单选项中。图2 显现了ADIsimADC 的FFT 均值画布。
设置ADIsimADC 以猜测ADC 行为
在单音发生器（Tone Generator）模块上输入频率，然后点击制 表（Tab）键。ADIsimADC 会主动依据采样速率和采样巨细，将 该频率转换为相干频率。图3 显现了选用默认设置时9.7 MHz 单 音输入的FFT。
设置ADIsimCLK 以猜测AD9523-1 行为
接着，下载并装置ADIsimCLK 软件。装置完结后，翻开程序并挑选文件（File）→新建（New）。将呈现一个窗口，用来挑选各器材，如图4 所示。
遵从与实践方针体系施行最为类似的设置办法。本例中运用一个外部30.72 MHz 时钟来为第一个PLL 供给了参阅时钟。CrystekCVHD-950 用作双环路PLL 中第一个环路的VCXO。内部VCO频率设定为2949.12 MHz，而且在内部进行3 分频。OUT7 上的4 分频供给245.76 MHz 时钟。该设置如图5 所示。
ADIsimCLK 还会生成关于时钟输出的陈述，包含不同积分规模内的输出相位噪声和颤动。这些陈述可从各个输出所对应的选项卡上进行检查。在该设置中，OUT7 用来为AD9467 评价板供给时钟。陈述页如图6 所示。图中高亮显现了首要标准宽带颤动。
仿真带有AD9523-1 的AD9467
ADIsimADC 能够猜测运用AD9523-1 供给时钟时AD9467 的功能。ADIsimCLK 陈述中的宽带颤动标准可传递到ADIsimADC 画布上。在FFT 画布上，ADC Model（ADI 模型）模块运用户能够更新总颤动标准，如图7 所示。
总颤动可经过对各个颤动重量求取方和根而核算得出。这儿，孔径颤动为60 fs，宽带颤动为215 fs。传递到ADIsimADC 的rss 颤动为223.2 fs，这会发生97 MHz 的单音FFT，如图8 所示。运用更新后的颤动，ADIsimADC 可猜测任何输入频率下的预期功能。
关于颤动的简略阐明
ADC 有必要定时对模仿信号进行采样。这要求具有安稳的采样时 钟，由于任何不抱负的时钟源都将发生必定相位噪声。颤动是指采样时钟载波上两个指定频率偏移之间的时段上的相位噪声积分。关于ADC，一般以为宽带噪声是最重要的要素。ADIsimCLK可核算宽带颤动，即对1 kHz 偏移以上的相位噪声进行积分。该宽带颤动会传递到ADIsimADC 模型上，以供了解该颤动对ADC功能的影响。有关采样时钟颤动对影响ADC 功能有何影响的更多具体信息，请参阅AN-756 运用笔记”采样体系及时钟相位噪 声和颤动的影响.
实测功能
ADIsimADC的猜测成果可运用AD9467 评价板 和 AD9523-1 评价板 进行测验。AD9523-1 装备为在OUT7 上发生245.76 MHz LVPECL 时钟。该输出耦合到AD9467 评价板，该评价板已修改为可在J200 和J201 上承受差分时钟输入。该设置如图9 所示。
该设置选用2 MHz 至400 MHz 的模仿输入频率来收集数据。由VisualAnalog 收集单音FFT，并结合ADIsimADC 的猜测来编译数据并绘制成曲线图。图10 显现了信噪比(SNR)与频率之间的联系曲线图。留意，仿真成果完美地匹配实践丈量成果。
图11 显现了无杂散动态规模(SFDR)数据。这些数字并不完全共同，但模仿数据和实测数据之间的整体趋势在整个频率规模内都匹配得相当好。SFDR 首要取决于PCB 布局、元件、时钟起伏，这些便是差异由来。
要更好地丈量失真，可比较二次谐波失真和三次谐波失真的模仿数据和实测数据，如图12 和图13 所示。假如输入评价板上ADC中的差分信号在起伏和相位上均衡，而且评价板的布局杰出而不会显着影响差分信号平衡，那么模仿和实测的HD2 功能将匹配得非常好。
另一方面， HD3 功能与频率的联系或许比较难以猜测。ADIsimADC 模型是在表征过程中经过调查ADC 功能和DNL 数据而开宣布的。算法运用插值和外推技能，以便猜测特定频率时的动态规模，但不能精确猜测一切点上的HD3 功能。
实践的HD3 功能很大程度上取决于各种实际要素，例如电源电压、元件挑选、ADC 输入缓冲器和时钟信号质量。
HD3 猜测并非总是完全正确，但在频率上的整体趋势表明晰模仿 数据和实测数据之间的杰出共同。
在许多体系规划中，首要功能指标为SNR。SFDR 和动态规模取决于许多其他要素。模仿成果和实测数据之间的SNR 数字匹配得非常好，这让体系规划人员在挑选ADC 和时钟时能够充溢自傲。
定论
希望缩短规划周期的需求给体系规划人员在其规划中评价新产品 带来了巨大压力。硬件评价几乎是必不可少的，但挑选过错的硬件组合或许会形成金钱和时刻糟蹋。软件评价可用于对ADC 产品进行快速而简洁的初始测评。ADIsimADC 和ADIsimCLK 为体系规划人员供给了一种简略而有用的方法，让他们能够合理地挑选ADC 和时钟IC。凭借这些软件东西，体系规划人员可混搭运用不同的ADC 和时钟IC，以此取得满足决心来挑选各元件进行硬件评价。
参阅电路
AN-737 运用笔记”怎么使用ADIsimADC 完结ADC 建模”,Brad Brannon 和Tom MacLeod，ADI 公司，2009 年。
AN-756 运用笔记”采样体系以及时钟相位噪声和颤动的影响”.Brad Brannon，ADI 公司，2004 年。
ADI 公司高速转换器部，AN-878 运用笔记”高速ADC SPI 操控软件” 。ADI 公司，2007 年。
AN-905 运用笔记”VisualAnalog™转换器评价东西1.0 版用户手 册” .
MT-003 攻略”了解SINAD、ENOB、SNR、THD、THD + N 和SFDR， 不在噪底中迷失”。
“测验高速ADC 的模仿输入相位不平衡”.” Test & Measurement World, 2011 年。
“双环路时钟发生器可铲除颤动并供给多个高频输出”Kyle Slightom，模仿对话，第48 卷第1 期，2014 年。
称谢
非常感谢Jillian Walsh 在实验室努力作业，为本论文收集了很多数据，并感谢Kyle Slightom 在AD9523-1 评价板和软件设置方面的协助。
