在一些实时数据收集与信息处理电路中，要满意数据收集的精度和速度要求，以有必要选用分辨率高，转化速度快的AD转化器。MAX194是一种功用优越的高精度、带采样坚持的高速度十四位串行AD转化器。在课题实践中使用了MAX194芯片取得了很好的作用。因为MAX194的输出方法是串行输出而与一般的并行输出方法不同，因此，在与MC51系列单片机通讯时有一些需求留意的事项。在此笔者把在使用中遇到的问题及解决方法作以介绍。
1 作业原理及结构
MAX194 的作业原理框图如图1所示。它主要由主DAC、操控逻辑、比较器和校准DAC组成。主DAC用于发生与输入模仿信号进行比较的模仿信号，它的内部结构与一般模数转化器内部的DAC不同，它没有选用T型电阻网络，而是由带二进制权值的电容阵列组成（见图2）。模仿电子开关受数字量的数字代码操控，代码为0时开关接地，代码为1时开关接到参阅电压上。这样，d13为1而其它为0时，VA=VREF/2；当d12为1而其它为0时，VA=VREF/2 2；顺次类推，直到当d0=1而其它为0时，VA=VREF/2 14。依据叠加原理，总的等效电势为：
VA=d13VREF/2+d12VREF/2 2……+d0VREF/2 14
以单极性输入为例，其详细的转化进程如下：
（1）将电容的自在端均接在AIN，以使电容充电得到电压VAIN。
（2）将最高位电容接参阅电压，其它电容的自在端接地，以使VA=VAIN，即d13=1而其它位为0，这时，VA=VREF/2-VAIN，当VA《0 即VAIN《VREF/2时，比较器的输出为1，并通过操控逻辑使d13=0，反之使d13=1。在最高位确认后，假如使d12=1而其他为0，则 VA=d13VREF/2+d12VREF/2 2-VAIN。
（3）要通过比较器和操控逻辑来确认次高位，顺次向下类推，通过16次比较以能够使转化完毕（包含两位附加位）。需求阐明的是：图中的DUMMY电容是为了使它前面的电容具有权值而设置的，其本身没有权值。而由电容组成DAC将使MAX194具有采样坚持功用，也便是电路不需加采样坚持部分。
别的，MAX194本身具有校准功用，可在上电时进行校准。当外部环境改动时（如温度改动，电源电压改动等），还能够人为地置RESET为0时进行校准。
2 管脚摆放及功用
MAX194的管脚摆放如图3所示。它选用16脚DIP封装，各管脚的功用如下：
引脚1（BP/UP/SHDN）为三态输入，此脚悬空，则模仿信号以双极性方法输入；接高电平时以单极性输入；接低电平时则以10μA的封闭形式作业。
引脚10（RESET）接低电平时停止作业，并在上升沿开端校准。
引脚9（CONV）变低后，A/D转化开端。
引脚7（EOC）为转化完毕输出。转化完毕时输出低电平，到一下次转化开端时再变成高电平。
引脚2（CLK）外接转化时钟，最大频率为1.7MHz；引脚3（SCLK）假如在转化完毕后读取成果，则以SCLK的频率读取。它能够与CLK的频率不同，最大为5MHz。
引脚5（DOUT）为串行数据输出脚，先输出最高位。
引脚8（CS）为片选信号，答应串行输出。
引脚12（REF）为参阅电压输入端，输出规模为0～5V。
引脚11（AIN）为模仿输入，输入规模为0～VRFEF或-VREF～+VREF。
引脚6，14（DNCD，AGND）分别为数字地，模仿地。
引脚4，16（VDDD，VDDA）分别为+5V数字电源，+5V模仿电源。
引脚11，15（VSSD，VSSA）分别为-5V数字电源，-5V模仿电源。
3 MAX194的使用电路
MAX194可广泛使用于工业操控，丈量，数字信号处理等方面。
图4为笔者在锅炉测温体系顶用MAX194与单睡机进行接口的接口电路，该接口将CS接P2.7脚，并由软件宣布片选信号。用于转化的时刻脉冲CLK由89C51的ALE脚发生。89C51的TXD经非门接SCLK，以用做读取数据的时钟。
读出转化成果有两种方法，一种是在转化的进程中以CLK的时钟频率读出，另一种是在转化完毕后以SCLK的时钟频率读出。笔者挑选在转化完毕后读取成果的方法（第二种）。该方法在转化完毕今后，当EOC变低并且在CS也为低时，在DOUT上输出最高位，之后在SCLK的下降沿顺次输出其它位。SCLK答应的最高频率是5MHz。图5为其时序图。
图中，tCONV为转化时刻；tCSS为CS下降模沿的时刻；tCSH为SCLK最终一个下降沿至CS上升沿的时刻。
4 留意事项
选用图4电路进行接口设计时，应留意以下几点；
（1）Tcss有必要大于75μs，应在程序中先置CS为零，然后再发转化开端信号。
（2）转化开端脉冲有必要与转化时钟同步，为此在P1.0和ALE之间应加一个或门后再接至CONV，以确保同步。
（3）在TXD直接至SCLK相连时，因为89C51在TXD的下降沿读数，而TXD（SCLK）的第一个下降沿以开端输出次高位，这样以会丢掉最高位。为此，可在TXD与SCLK之直接一个反相器，这样在TXD的下降沿读入数据时，即可在TXD的上升沿（SCLK的下降沿）使DOUT输出数据。因为读入数据和输出数据是分时进行的，因此确保了这种先读出最高位，再输出次高位的全数据输出方法。
（4）因为在收缓冲器SBUF中，数据的存储次序为：
d6d7d8d9d10d11d12d13
所以要在程序中重新摆放其次序，图6为其程序框图，详细的程序如下：
ADZHUAN：CLR PSW
CLR C
CLR P2.7
MOV P0，#02H
MOV R1，#03H
SETB P1.0
CLR P1.0
SETB P1.0
SETB P3.2
HERE：JB P3.2，HERE
LOOP：MOV SCON，10H
WAIT1：JNB RI，WAIT1
MOV A，SBUF
MOV @R1，A
INC R1
DJNZ R0，LOOP
SETB P2.7
LCALL EXCH
RET
EXCH：MOV R1，30H
MOV A，#00H
CLR C
MOV R7，#08H
LOOP0：XCH A，R1
RRC A
XCH A，R1
RLC A
DJNZ R7，LOOP0
MOV 32H，A
MOV R1，31H
MOV A，#00H
CLR C
MOV R7，#08H
LOOP1：XCH，A，R1
RRC A
XCH A，R1
RLC A
DJNZ R7，LOOP1
MOV 33H，A
RET
责任编辑：gt
