当规划高速的混合信号体系时，咱们最好先审视信号途径的每一环节，具体评价各区块的信号失真程度。本文将会集评论输入途径规划的模仿及混合信号部分。咱们有必要当心选择信号途径的各个区块，才可获得预期的成效。
规范体系功用的技能规范
典型的接纳器或外表丈量体系由信号传感器、模仿信号处理区块、数据转化器、接口及数字处理区块等多个不同环节组成（参看图 1）。
图 1：典型的信号途径
若要体系能充分发挥其功用，体系便有必要契合必定的技能规范，例如信号途径所选用的首要元件有必要契合有关要求，以便体系可以在功用、功耗、体积及是否简略运用等方面获得最抱负的平衡。下文将会剖析典型的双信号途径接纳器规划的每一个环节（参看图2）。
接纳器的两条信号途径都以传感器为起点，接纳器可以承受频率高达 27 MHz 的直流电信号，并可为单端 200W 负载供给输出。传感器信号振幅介于 2mVpp 与 1Vpp 之间，并且两条通道都无可防止有高频搅扰。依照体系规范的规则，即便最弱小的信号也有必要比体系噪音高 6dB 以上，才可进行正常的信号处理，并且即便最强的信号其振幅峰值也不应在信号途径内被削平。在任何正常的使用情况下，这一电路规划的功耗都应尽量减至最少。
图 2：高效的测验及外表丈量解决方案示波器简化电路图，设有两条信号途径的接纳器体系
选择模仿/数字转化器
体系规划工程师确认了体系的技能规范之后，便可着手选择输入信号途径的中心元件 — 模仿/数字转化器。高速模仿/数字转化器有两个重要的技能参数：即以位计的分辩度及采样率。因为信号的振幅介于 2mVpp 与 1Vpp 之间或 54dB，加上即便最弱小的信号也有必要比模仿/数字转化器的噪音高 6dB 以上，因而模仿/数字转化器的信噪比 （SNR） 有必要不行低于 60dB （54dB + 6dB）。理论上，10 位模仿/数字转化器的信噪比可以高达 62dB，应该契合规则要求。但实践上，10 位模仿/数字转化器的信噪比底子无法到达这个理论上的最高水平。此外，信号途径上的其他元件也会为体系增加噪音。体系规划工程师也期望可以将模仿/数字转化器的输入信号加以按捺，保证振幅无法到达其峰峰值的规模，因为这样可以防止呈现过驱动的现象。依照以上的剖析，信噪比高达 68-70dB 的12 位转化器应该是正确的选择。
模仿/数字转化器的分辩度确认为 12 位之后，跟着便要确认取样率。以频率高达 27 MHz 的直流电输入信号为例来说，取样率有必要不行低于 54 MSPS，因为只需这样，模仿/数字转化器才可将整个频率规模内的信号转为数字信号，保证有关信号不会与其他频率混杂或堆叠，致使呈现过错解译。许多有关模仿/数字转化器及取样率的讲义及使用技能资料汇编都有评论频率堆叠或混杂的问题。
此外，模仿/数字转化器还要契合别的两个体系规则。因为这儿评论的是双通道的接纳器体系，因而选用双路模仿/数字转化器较为抱负，并且功耗最好可以减至最少。以下是最适用的模仿/数字转化器的技能规范：12 位的分辩度、54 MSPS 以上的取样率、极低的功耗以及双通道的格局。ADC12DL065 是其间一款契合这些规范的模仿/数字转化器芯片。这款 12 位的双路模仿/数字转化器可以支撑高达 65 MSPS 的取样率，信噪比高达 69dB，并且功耗低至只需 360mW。
ADC12DL065 模仿/数字转化器还有其他的长处，工程师规划信号途径的其他环节时，应该具体考虑这些重要的技能参数。这儿首先要介绍的是这款模仿/数字转化器的输入信号的特性。这款芯片的整个差分信号输入规模是 2 Vpp，共模输入电压是 1.5 伏 （V），而输入电容是 8pF （参看图 3）。此外，ADC12DL065 模仿/数字转化器的沟通电特性也绝不差劲，不光信噪比极高，并且以 30MHz 的输入信号来说，无杂散信号动态规模 （SFDR） 可达 85dB，保证模仿/数字转化器所发生的假信号远比要接纳的信号小。双路模仿/数字转化器的另一长处是芯片内的两条通道可以发生互动效果。换言之，ADC12DL065 模仿/数字转化器的两条输入通道可以相互按捺来自对方的信号搅扰，并且两者之间的信号按捺率高达 90dB，因而两条通道的信号不会相互搅扰。
图 3：输入“A”信号途径接纳器体系
模仿信号调理区块
接下来，咱们便要为接纳器体系规划模仿信号调理区块，以便为模仿/数字转化器供给支撑，保证转化器可以充分发挥其功用。这是重要的区块，担任履行多个不同的功用，其间包含滤波功用 （消除不受欢迎的高频信号）、传感器输出的阻抗匹配功用、信号转化功用 （将传感器的单端信号转为模仿/数字转化器的差分信号）、信号扩大功用 （将信号电平进步至到达模仿/数字转化器的输入电压规模） 以及电平搬运功用 （保证模仿/数字转化器的共模输入电平可以相匹配）。体系规划工程师应当心选择这一区块的元件，以便尽量将元件数目减至最少。
图4：通讯体系信号途径无线基站发送器
因为体系内有部分高频信号会对体系形成搅扰而有必要加以消除，并且进入模仿/数字转化器的噪音也有必要在带宽上加以约束，因而这个电路规划有必要选用规划简略的无源、单极性、低通滤波器，并将之置于扩大器与模仿/数字转化器之间。依据以下两个理由，咱们为 32 MHz 的信号选用 3dB 的带宽：
尽量保证频率较高的输入信号不会呈现衰减
尽量保证频率超出取样率一半的噪音及不受欢迎信号不会与接纳的频率混杂或堆叠一同
图 5 所示的滤波器可以消除或削减信号混杂，因而一般都称之为按捺混杂信号滤波器 （参看图 5）。若有需求，例如不受欢迎沟通电信号的振幅较大而频率较高，咱们或许需求选用斜度较高的多极性滤波器，但以这个接纳器体系来说，单极性的滤波器已非常满足。这是一款规划简略的阻容 （R-C） 滤波器，在电路图中置于扩大器之后，而阻容滤波器的参数可以留下扩大器区块的规划完结之后再加以确认。
图 5：按捺混杂信号滤波器
怎么选择适宜的扩大器
体系规划工程师跟着便要细心研讨模仿信号处理区块的其间一个更为严厉的技能要求 — 即单端/差分信号转化的功用 （参看图 6）。这个功用一般由变压器担任履行，但因为信号频率规模已将直流电的信号频率包含在内，因而变压器无法支撑这个功用，致使有必要别的加设单端/差分信号扩大器。这个扩大器也可供给信号扩大、电平搬运以及阻抗匹配等功用。
体系技能参数转为扩大器技能参数的整个进程大致上与模仿/数字转化器的选择进程无异。高速扩大器有多个首要的技能参数，其间包含带宽、增益、噪音及失真。为免信号在传送到模仿/数字转化器之前已呈现衰减，扩大器的带宽最比如 27 MHz 信号带广大几倍。因为模仿/数字转化器的全标度输入是 2 Vpp，而最强的信号只需 1 Vpp，因而扩大器只需有两倍的增益，便可将 1 Vpp 的最强信号扩大，到达与模仿/数字转化器的全标度输入信号大致相同的水平。为免已扩大的信号过驱动模仿/数字转化器输入端的信号及将其振幅削平，增益应设定为稍低的 1.8 倍。ADC12DL065 芯片的信噪比是 69 dB。换言之，模仿/数字转化器的悉数噪音只需 69 dB，低于 2 Vpp 的全标度输入电平，亦即约 250 mVrms。
扩大器的输出噪音最低极限应该比这个数值小两倍或低于 125 mVrms。若果为了按捺这些噪音而特别为扩大器拟定有关噪音电压及电流方面的技能参数，咱们便要将扩大器输出信号的带宽及扩大器的增益所发生的影响逐个核算在内。按捺混杂信号滤波器的带宽从前已确认为 32 MHz，输入模仿/数字转化器的扩大器噪音带宽也相同设定为 32 MHz，而扩大器的增益则设定为 1.8 倍。扩大器自身的输入电压噪音进入模仿/数字转化器之后也成为输入噪音，这方面的噪音可以依据以下公式核算出来：
因而扩大器的输入噪音 （Vnamp） 有必要小于8 nV/ÖHz 。差分信号扩大器的输入电流也有或许发生噪音，若扩大器四周的电阻值一经设定之后，来自差分信号扩大器的噪音最终便会遭到操控。失真并不是这个体系的一个重要技能参数，但扩大器的失真程度应该与模仿/数字转化器的失真程度在同一规模。每一通道应该各有一个扩大器，以便简化个人电脑电路板的布局规划，以及更有用按捺两个扩大器之间的输入信号的高频搅扰。
以下是单端/差分信号扩大器的技能规范：若增益为 1.8 倍，带宽便要高达 80MHz 以上；输入噪音不行超越8 nV/ÖHz ；以及失真有必要遭到 70dB 以上的按捺。美国国家半导体的全新 LMH6550 差分高速运算扩大器完全契合以上的规则。这款扩大器的增益带宽积达 400MHz，因而若增益为 1.8 倍，扩大器的带宽可达 140MHz （400 MHz / （1 + 1.8））。LMH6550 芯片的输入电压噪音是6 nV/ÖHz ，比规则的8 nV/ÖHz 更优胜，若以 20MHz 2 Vpp 的信号为例来说，这款扩大器只需 70dB 的失真 （典型值），失真程度与模仿/数字转化器大致相同。
图 6：单端/差分信号扩大器的装备
咱们只需选择几个适宜的外接增益及反应电阻，便可依照几条简略的公式，将 LMH6550 这一类差分信号运算扩大器的一系列增益及输入阻抗别离加以设定。扩大器的抱负增益是 1.8 倍，而抱负的输入电阻是 200W。 有关的电阻值可依照以下的公式选定：
咱们可以依据上述电阻值核算出扩大器输入噪音电流所发生的噪音，成果显现扩大器噪音首要来自从前已核算出来的电压噪音，因而输入噪音电流所发生的噪音只需微乎其微的影响。 因为扩大器的有关参数及特性已悉数确认，因而咱们可以为按捺混杂信号滤波器之内的电阻及电容别离选定其数值，滤波器的抱负截止频率是 32MHz。以下是核算截止频率的公式：
Fc = 1 / （2p*Ro*（Co + Cadc*2））
LMH6550 的数据表载列一款按捺混杂信号滤波器，其间所列的截止频率为 50MHz，而主张选用的 Ro 电阻为 56W。这儿介绍的这款电路规划便选用这个 Ro 电阻值，而 Co 电容值也会依据 32MHz 的截止频率作出调整。
Co = 1 / （2p*Ro*Fc） – Cadc*2） = 1 / （2p*56W*32MHz） – 8pF*2 = 72.8pF
上述电阻值及电容值悉数都可略加调整，以便可以选用更常用的数值。
最终，扩大器还需供给信号电平搬运这个重要的功用，以便将信号电平调理至与模仿/数字转化器共模输入电压相若的水平。此外，共模电压的调理也很简略，咱们只需使用 LMH6550 芯片，并将要求的共模电压 （亦即 ADC12DL065 的参阅输出管脚的 1.5 伏电压） 输入扩大器的 Vcm 输入端，便可调理共模电压。扩大器输出共模电压最终会调理至 1.5 伏，与模仿/数字转化器的输入共模电压相若。
图 7：输入“A”接纳器体系的最终装备
结语
体系规划工程师只需当心检视信号途径规划的每一个环节，便可为每一环节选择合适的元件，保证体系规划具有高功用、低功率及体积细巧的长处，可以契合本来规划的一切要求 （参看图 7）。 LMH6550 扩大器及 ADC12DL065 模仿/数字转化器都适用于以上介绍的一类信号途径，并且两者在操作时可以发挥相得益彰的效果，令这类信号途径规划既简略又简略实施。事实上，只需选用过这款电路规划进行测验的工程师才会真实了解其间的长处。多个实践的测验都证明这款电路可以在任何操作情况下发挥预期或比预期更好的功用。
责任编辑：gt
