本文规划的体系选用PLX公司出产的CPCI协议转化芯片PCI9054，经过Verilog HDL言语在FPGA中发生相应的操控信号，完结对数据的快速读写，然后完结了与CPCI总线的高速数据通讯。
高速数据传输技能是现代信息技能的前沿科技，一起也是整个数据链技能的瓶颈之一，为此技能人员不断地寻觅新的办法。CPCI(Compact PCI)总线便是其间一个处理方案。CPCI总线是当时盛行的高速嵌入式计算机总线，现在大多数嵌入式计算机体系的接口终究都要经过CPCI总线与计算机内存进行交互。CPCI的总线标精确保了其具有杰出的兼容性和可靠性。
1 体系规划
体系主要由PCI9054和FPGA构成，体系结构图以及信号衔接如图1所示。经过运用FPGA的可编程性，可完结更多的扩展功用，如与DSP，A／D等不同速率直接高速通讯等。协议转化芯片PCI9054的效果便是确保本地数据收集板卡和主CPU板卡之间的数据能够高速精确地传输。
2 PCI9054功用剖析
PCI9054是由PLX公司出产的一种依据PCI V2．2总线标准的通用接口芯片。它支撑单字节方法和突发方法两种传输方法。其总线端支撑32位／33 MHz传输，本地端能够经过突发方法到达最大132 Mbit·s-1的传输速率，而且能够操控改动本地端的总线宽度。
PCI9054能够看做一座建立在CPCI总线和本地用户部分总线之间的桥梁。由于PCI9054具有6个可编程FIFO存储器进行数据缓存，然后确保两者之间数据传输的正确性和实时性。而且PCI9054答应其间恣意一端作为主控设备去操控总线，一起别的一端作为方针设备去呼应总线。
PCI9054内部具有多个寄存器组，用以对其两头的作业状况和作业方法进行操控。PCI9054对其内部的一切寄存器组和FIFO都行了一致的地址映射，用户能够从两头经过编程拜访一切FIFO及寄存器组的每个字节，然后检查两头的作业状况和改动两头的作业方法。
3 PCI9054部分总线的接口规划
整个CPCI接口的规划思路为：FPGA经过桥接芯片PCI9054与CPCI总线衔接，其内部运用异步双口RAM来进行高速数据的缓冲，经过运用VerilogHDL言语编程来操控FPGA中的异步双口RAM，以完结体系数据在嵌入式CUP板卡内存与CPCI板卡之间的高速传输。
PCI9054供给了3种物理总线接口：CPCI总线接口、LOCAL总线接口和串行EPROM接口。其间CPCI总线接口协议在嵌入式操作体系中的驱动包现已带有，而串行EEPROM的初始化是由PLX公司的PLXMON软件在嵌入式操作体系中进行在线烧写的，所以本体系规划的要点便是关于LOCAL总线接口的操控和传输，其接口电路示意图如图2所示。
PCI9054与本地总线之间的接口称之为LOCAL BUS，是CPCI总线体系规划中十分重要的一环。PCI9054 LOCAL BUS在体系规划中，其总线直接与Alter公司的EP2S90F78014芯片的数据总线相连，一起经过运用Verilog HDL言语编程来完结对双口RAM操控器的功用。
PCI9054 LOCAL BUS有3种作业形式，分别为M、J和C形式。M形式是专为Motorola公司开发和规划的，而别的两种作业形式就运用的比较广泛。其间J形式由于没有LocaL Master，所以它的地址总线和数据线没有分隔，然后增加了开发难度。而在C形式下，PCI9054芯片经过片内的逻辑操控能够将CPCI的部分地址和数据总线分隔，然后有效地降低了开发难度，而且能灵敏地为本地作业时序供给各种作业方法，所以本体系规划方案挑选了LOCAL总线的C作业形式，作业频率为40 MHz。
4 部分总线的完结
PCI9054支撑主形式、从形式和DMA传输方法，依据本体系规划的需求，选用从形式传输方法，即答应CPCI总线上的主设备拜访部分总线上的装备寄存器或内存，支撑多种形式传输。如图3所示。
FPGA内部逻辑要规划本地端总线操控模块，完结部分总线的状况操控，一起发生片内的读写时序及地址信号以支撑突发传输和单周期传输，因而运用Verilog HDL言语中的状况机来完结上述功用。其状况转化，如图4所示。
5 测验成果
运用SingnalTap收集到的单周期时序传输图，如图5所示。
6 结束语
以PCI9054为中心介绍了CPCI板卡与嵌入式CPU板卡之间高速数据通讯体系接口的软硬件规划。PCI9054因其灵敏和便利的接口功用，使操作者只需关怀LOCAL BUS接口电路的时序规划，而且运用其传输速率高的特性，能够协助一些对实时性要求较高的体系处理其传输数据的问题。
