1简介
现场可编程门阵列FPGA（FieldProgrammable Gate Array）是美国Xilinx公司于1984年首要开发的一种通用型用户可编程器材。FPGA既具有门阵列器材的高集成度和通用性，又有可编程逻辑器材用户可编程的灵敏性。
FPGA由可编程逻辑单元阵列、布线资源和可编程的I/O单元阵列构成，一个FPGA包括丰厚的逻辑门、寄存器和I/O资源。一片FPGA芯片就能够完结数百片乃至更多个规范数字集成电路所完结的体系。
FPGA的结构灵敏，其逻辑单元、可编程内部连线和I/O单元都能够由用户编程，能够完结任何逻辑功用，满意各种规划需求。其速度快，功耗低，通用性强，特别适用于杂乱体系的规划。运用FPGA还能够完结动态装备、在线体系重构（能够在体系运转的不一起刻，按需求改动电路的功用，使体系具有多种空间相关或时间相关的使命）及硬件软化、软件硬化等功用。
鉴于高频疲惫实验机操控器操控规模比较大，功用杂乱，故咱们在研发过程中，在传统实验机操控器的基础上，经过FPGA技能及微机技能两者的结合，来全面进步操控器体系的功用，使整机的工作效率、操控精度和电气体系可靠性得到了进步，且操作便利而又不乏技能的先进性。
2操控器结构及内容
本操控体系的整体结构，下位机是整个高频疲惫实验机操控器的中心。用于完结发生操控实验机的操控信号和数据，反应信号的处理，以及和上位机进行数据通信。其操控功用强弱也直接影响着整个操控器功用的好坏。图中波形发生器是用于鼓励和坚持电磁激振器的振荡。在此，波形发生器应输出正弦波。
3体系采纳的技能道路
体系在完结技能参数、功用要求的基础上，结合现在微机及FPGA等微电子技能，采纳了以下首要技能道路：
（1）下位机是体系操控的中心。因为本体系操控规模相对比较杂乱，操控目标具必定特殊性（如高频率，高负荷等），且牵涉到操控电机，故不选用传统的8位机，而是考虑选用功用相对更强壮，速度更快的16位机—87C196系列。
（2）激振器要求输入波形为正弦波，实验的频率规模为80～250Hz.别的，体系还应该能够进行扫频实验。在扫频实验中，体系以1Hz为步长进行扫频（粗调），再在粗调的基础上进行微调（以0.1Hz为步长），以确认体系的共振点。能够看出，能发生精度为0.1Hz波形的电路模块是整个体系规划中很要害的一部分，也是规划难点之一。这部分如经过单片机或其它专用芯片则不能或很难完结。体系选用FPGA作波形发生器，见图1中虚线框所示部分。这样做的长处是：高速（一般芯片频率至少几十兆，乃至上百兆）且能满意上述精度要求；选用数字电路完结，抗干扰性好；能把其它逻辑电路也集成至该芯片中，省掉了许多分立元件，一起也减少了体积；能够按需改动波形。
（3）直流调速经过变压完结，而变压则经过选用晶闸管的可控整流器来完结。经过单片机输出可变电压给移相触发器，触发器输出可控导通角给可控整流器，完结电机速度的调整。有利于进步体系的可靠性。
（4）体系部分重要信号用数字滤波器滤波，该数字滤波器用FPGA完结。与软件滤波比较，此办法有利于改进信号的滤波作用，且滤波速度得到很大进步。
4部分模块规划
FPGA部分可划分红两个模块，其间正弦波发生器模块又可细分红几个小模块，如图2所示。
4.1锁存器规划
锁存器用来将单片机送来的频率数据锁存稳定在FPGA中，能够用片内的锁存器资源（或用触发器）来构成。
4.2运算器规划
运算器是用来将频率数据转换成正弦波点与点之间的守时数据。该运算器实践上终究可转换成一除法器。该除法器描绘如下：
—VECTOR（WIDTH—R-1 DOWNTO 0））；
END COMPONENT；
上述描绘实践上是调用了Altera公司的参数化模块库（LPM）中的一个元件。元件描绘后，只要在程序顶用Generic map和port map句子映射该元件即可。所要留意的是，上述口信号remainder是numerator和denominator模运算的成果，所以应将remainder与denominator/2比较较，实践成果应在比较的基础上决议加1仍是不加1.
4.3守时器规划
守时器依据运算器传来的守时数据守时。它能够经过对基准时钟计数来完结，当守时时间一到，就触发波形的输出。
规划中选用了两个计数模块来一起计数，一个模块计数时钟的上边缘，而另一模块则计数时钟的下边缘。这样相当于使体系时钟频率进步了一倍，充分使用了体系资源。
4.4波形输出
波形输出是当守时器满意守时要求触发后就输出此刻的正弦值，多个点的触发输出就形成了一个正弦波。
为节约芯片资源，这部分求某时正弦值的功用不选用结构运算器来算出正弦值，而是使用查表结构。象Xilinx公司FPGA芯片则能够使用CLB块来装备RAM或直接使用Logiblox来生成。还有象Altera公司的Flex10k系列就用查找表结构（LUT）来构建片内ROM或RAM.在工程文件中创立RAM或ROM块今后，能够经过将各时间的正弦值（以ASCII字符表明）写进MIF文件（初始化文件）中，然后存储在RAM或ROM块中。在守时器触发后生成该时的地址，经过查询该RAM或ROM块就可输出该时得正弦值。
5芯片的详细完结
本体系的FPGA选用Altera公司的Flex10k系列芯片。芯片使用开发软件Max+plusII将各个模块（图1虚线框部分）用VHDL言语描绘并输入，由软件主动编译、归纳、布局和布线，生成编程用的数据文件，加载到FPGA的装备存储单元。对FPGA芯片进行装备可有多种形式，因为本体系中有单片机，所以选用串行从形式，省掉了用一片EPROM来存储编程数据。当体系上电时，单片机主动将存在其内部的装备数据送到FPGA内部存储单元中。
这个技能基本上多运用于电路方面。
