一、规划方针
根据锁相环的理论，以载波康复环为依托建立数字锁相环渠道，并在FPGA中完成锁相环的根本功能。
在FPGA中完成锁相环的自动增益操控，确认检测，确守时刻、失锁时刻的核算核算，多普勒频偏的估量。
经过USB接口与电脑完成通讯来交流有关锁相环的参数。电脑传递锁相环所需的参数(如等效噪声带宽等)，FPGA将锁相环的成果传递给电脑(如确守时刻，多普勒频率等)。
二、规划使命
锁相环的输入具有自动增益操控AGC模块，这样能够答应必定动态规模的信号输入，也减少了输入环路信噪比的大幅动摇，然后减少了环路噪声带宽的大幅动摇。
根据VHDL言语完成数字锁相环，混频根据CORDIC算法，相位提取模块是批改的横竖切相位提取，环路滤波器选用抱负的二阶环，NCO选用32位的累加器。规划完先进行Modelsim仿真，后使用ISE自带的CHIPSCOPE下载调试。
具有确认检测模块，当环路确守时，经过LED灯或数码管给出确认指示。
经过确认指示的输出信号，来操控一个实时时钟，这样能够核算确守时刻和失锁时刻，所记载的时刻存入两个FIFO。
规划USB通讯模块，使得规划的锁相环能够同电脑进行通讯，将接纳电脑传给FPGA的环路参数，一起将检测的确守时刻和失锁时刻，确认指示，多普勒频偏估量等传输给电脑。
使用MATLAB GUI规划一个操控面板，经过操控面板能够随时改动锁相环的环路参数，也能够接纳锁相环经过USB传输给电脑的锁相环的成果。
三、规划原理
跟着数字技能的开展，现在呈现了许多资源丰富的可编程器材，像FPGA、DSP、专用集成电路等，根据软件无线电的通讯体系，一般选用数字锁相环。数字锁相环具有确认精度高，盯梢带广大，参数能够在不批改硬件电路的前提下进行批改等种种的长处。现在，数字锁相环广泛使用于通讯、航天等范畴。针对详细的使用，数字锁相环能够用于载波盯梢，相位提取等。本规划就是以载波回复环为依托进行的数字锁相环规划。
(1)、锁相环的根本结构
锁相环是一个频率与相位的同步操控体系。它的作业进程可用下图表明
上面的锁相环是一般模仿锁相环所必需包含的环路组成，包含鉴相器、环路滤波器、压控振荡器。而关于使用软件来完成的全数字锁相环，有必要在FPGA内部完成锁相环的鉴相器、环路滤波器、压控振荡器等部件。
(2)、本规划所要完成的锁相环的根本结构
本规划中，鉴相器有CORDIC混频器加上批改的arctan相位提取器组成，环路滤波器有抱负二阶环组成，NCO由32位的数字累加器组成。
下面就比较重要的几个模块进行介绍
1、数字前端AGC模块
数字前端模块的框图如下：
数字前端模块接纳来自ADC的采样数据，然后分红两路输出给载波康复模块。输入到ADC的模仿信号频率为
，ADC的采样频率为
。这种IQ采样进程把ADC的输出数据频谱搬移到
邻近。在数字前端模块中，把输入的数据分红I、Q两路，然后数字混频到基带。这个数字混频仅仅简略的乘上频率为
序列，不会发生二次频，因而后续不需要滤波处理。信号处理进程的数学表达式如下，假定ADC的中频输入信号为一简略的正弦波：
ADC的输出为：
经奇偶别离和数字混频后，输出的I、Q两路信号分别为：
这两路信号在频域上存在2F1频率邻近的频谱，因而有必要把这个频谱消除去。本规划选用了直接抽去掉0的办法，抽取后I，Q两路信号的数据速率从4F1降到了2F1。
经抽取后的两路信号分别为：
从上两式可见，直接抽取的办法会使I、Q两路信号之间存在一个跟采样频率及多普勒频偏有关的固定相位差错
可是由于
因而这个差错十分小，在本规划中就不考虑这个固定差错了。所以
其间
和
都为零均值的高斯噪声，且互不相关，方差为
，其间
是单边带噪声功率谱密度。
一般载波盯梢环要作业在很大的动态规模下，为了使环路带宽和阻尼系数改变规模不要太大，然后使环路处于正常的作业状态下，有必要操控环路内的信号强度，由于环路带宽和阻尼系数与信号强度有关。
AGC使信号能够坚持一个近乎稳定的信号强度，增大了环路的动态规模，影响的是信号的功率或起伏，而关于相位几乎没有影响。AGC是选用了相干AGC的处理办法，由于它关于相位无影响，它的效果仅仅输出一个起伏尽量稳定的信号，因而这儿就不评论AGC的算法了。2、CORDIC 混频器
CORDIC是一种迭代的算术核算算法，经过相位旋转的方法能求各种根本函数的值。根据移位-相加方法完成的CORDIC算法是一种高效的硬件处理算法，十分适合在FPGA中使用。直角坐标系中，旋转矢量[x, y]和相位 的联系图如下：
其方程如下：
上式可改写为：
假如把旋转的视点限定为
，即
，
上式中与正切相乘的算法就简化为移位操作，因而迭代的旋转算法能够表明为：
其间：
以上方程在硬件中完成十分简略，由于乘 操作能够经过右移来完成。
把增益因子
从迭代方程中移除，根据移位-相加的CORDIC算法方程如下：
其间：
以上方程在
规模内的恣意视点都能收敛。假如要在整个直角坐标系上作业，还有必要把
映射到
。此外，还有必要补偿增益因子，界说
为：
其间n是CORDIC算法的迭代核算次数。
的值取决于迭代次数n，在n确认的状况能够视为一个常数。当n趋于无穷大时，的值为0.60725。由于
和
是常数，能够预先存在一个很小的查找表里。
3、环路规划及剖析
根据盯梢功能和稳定性的折中考虑，接纳机一般选用二阶环。在本规划中，咱们选用了抱负型积分环路滤波器。抱负型积分环路滤波器的锁相环有更佳的盯梢功能，在固定频偏下，无稳态相位差错。
一阶抱负型积分环路滤波器的数字域表达式：
为环路等效噪声带宽，
阻尼系数一般取0.707。
四、规划仿真
用MATLAB软件建立锁相环的中心仿真渠道，包含中频欠采样，数字前端分红I、Q两路信号，AGC，CORD%&&&&&%混频，积分抖落滤波器，批改的正切相位提取器，环路滤波器，NCO，确认检测等。
(1)、体系框图
(2)、仿真成果
1、AGC的仿真，输入AGC的I、Q两路信号起伏为0.01V Vpp，从仿真图中可用看出AGC输出的起伏为1V Vpp，确守时刻在3ms左右。
2、相位差错以及多普勒频偏的估量的仿真，在仿真中咱们设定的多普勒频偏为1kHz，从下图的仿真成果确认后的相位差错十分小，所得到的多普勒频偏的估量也刚好为1KHz。
