STM32中止办理函数

CM3 内核支撑256 个中止，其间包含了16 个内核中止和240 个外部中止，而且具有256

级的可编程中止设置。但STM32 并没有运用CM3 内核的悉数东西，而是只用了它的一部分。
STM32 有76 个中止，包含16 个内核中止和60 个可屏蔽中止，具有16 级可编程的中止优先级。
而咱们常用的便是这60 个可屏蔽中止，所以咱们就只针对这60 个可屏蔽中止进行介绍。
在 MDK 内，与NVIC相关的寄存器，MDK 为其界说了如下的结构体：
typedef struct
{
vu32 ISER[2];
u32 RESERVED0[30];
vu32 ICER[2];
u32 RSERVED1[30];
vu32 ISPR[2];
u32 RESERVED2[30];
vu32 ICPR[2];
u32 RESERVED3[30];
vu32 IABR[2];
u32 RESERVED4[62];
vu32 IPR[15];
} NVIC_TypeDef;
STM32 的中止在这些寄存器的操控下有序的履行的。了解这些中止寄存器，你才干便利的
运用STM32 的中止。下面要点介绍这几个寄存器：
ISER[2]：ISER 全称是：Interrupt Set-Enable Registers，这是一个中止使能寄存器组。上面
说了STM32 的可屏蔽中止只需60 个，这儿用了2 个32 位的寄存器，一共能够表明64 个中止。
而STM32 只用了其间的前60 位。ISER[0]的bit0~bit31 别离对应中止0~31。ISER[1]的bit0~27
对应中止32~59；这样一共60 个中止就别离对应上了。你要使能某个中止，有必要设置相应的ISER
位为1，使该中止被使能(这儿仅仅是使能，还要合作中止分组、屏蔽、IO 口映射等设置才算是
一个完好的中止设置)。详细每一位对应哪个中止，请参阅stm32f10x_nvic..h 里边的第36 行处。
ICER[2]：全称是：Interrupt Clear-Enable Registers，是一个中止除能寄存器组。该寄存器组
与ISER 的效果恰好相反，是用来铲除某个中止的使能的。其对应位的功用，也和ICER 相同。
这儿要专门设置一个ICER 来铲除中止位，而不是向ISER 写0 来铲除，是由于NVIC 的这些寄
存器都是写1 有用的，写0 是无效的。详细为什么这么规划，请看《CM3 威望攻略》第125 页，
NVIC 概览一章。
ISPR[2]：全称是：Interrupt Set-Pending Registers，是一个中止挂起操控寄存器组。每个位
对应的中止和ISER 是相同的。经过置1，能够将正在进行的中止挂起，而履行同级或更高等级
的中止。写0 是无效的。
ICPR[2]：全称是：Interrupt Clear-Pending Registers，是一个中止解挂操控寄存器组。其作
用与ISPR 相反，对应位也和ISER 是相同的。经过设置1，能够将挂起的中止接挂。写0 无效。
IABR[2]：全称是：Active Bit Registers，是一个中止激活标志位寄存器组。对应位所代表

的中止和ISER 相同，假如为1，则表明该位所对应的中止正在被履行。这是一个只读寄存器，
经过它能够知道当时在履行的中止是哪一个。在中止履行完了由硬件主动清零。
IPR[15]：全称是：Interrupt Priority Registers，是一个中止优先级操控的寄存器组。这个寄
存器组适当重要！STM32 的中止分组与这个寄存器组密切相关。IPR 寄存器组由15 个32bit 的
寄存器组成，每个可屏蔽中止占用8bit，这样一共能够表明15*4=60 个可屏蔽中止。刚好和
STM32 的可屏蔽中止数持平。IPR[0]的[31~24]，[23~16]，[15~8]，[7~0]别离对应中中止3~0，
顺次类推，一共对应60 个外部中止。而每个可屏蔽中止占用的8bit 并没有悉数运用，而是只
用了高4 位。这4 位，又分为抢占优先级和子优先级。抢占优先级在前，子优先级在后。而这
两个优先级各占几个位又要依据SCB->AIRCR 中中止分组的设置来决议。
这儿简略介绍一下 STM32 的中止分组：STM32 将中止分为5 个组，组0~4。该分组的设
置是由SCB->AIRCR 寄存器的bit10~8 来界说的。详细的分配联系如下表所示：