寄存器比较多，就不逐个介绍了，详细请查数据手册。
这部分主要有3个模块：
1 根本模块
经过设置定时器的分频，答应制止位来操控定时器的运转，经过核算Fbus和分频来设置定时器的长短。
2 输入捕捉、输出比较
这部分比较复杂，调了好久，主要是几个寄存器的运用，在设置好根本定时器的分频，时钟以及中止后，这部分就可以正常运用了。
CTL1和2操控输出，CTL3和4操控输入。
在这部分的调试中，我将输出比较和输入捕捉一起运用，碰到了许多问题，我将输出比较口连通到输入捕捉口上，即PT7—PT0，设置上升沿捕捉，并设置PT7在计数8000时翻转，捕捉时中止，用万用表测PT7正常输出，而且正常进入中止，在中止中读TC0的值，此刻读出的值不正常，一向都是全0。
3 脉冲累加器
4个8位的脉冲累加器。用来做计数跳变。
这部分要点在于时钟分频的挑选，中止方法的挑选，还有在写中止程序时，中止向量表的查找，时钟分频的核算等等。这部分较难，多花时刻了解。
