频率特性是一个体系(或元件)对不同频率输入信号的呼应特性，是一个网络最重要的特性之一。幅频特性和相频特性归纳称为频率特性。丈量频率的办法有点频法和扫频法。传统的模仿式扫频仪价格昂贵、体积巨大，不能直接得到相频特性，给运用带来诸多不便。为此，规划了数字扫频式频率特性测试仪。
1 计划证明与挑选
1.1 计划的挑选
1.1.1 信号产生模块
计划1：选用模仿分立元件或单片压控函数产生器。可一起产生正弦波、方波、三角波，但由于元件分散性太大，产生的频率安稳度较差、精度低、波形差，不能完成恣意波形输出。
计划2：选用传统的直接频率组成器。这种办法能完成快速频率改换，具有低相位噪声以及一切办法中最高的作业频率。但由于选用很多的倍频、分频、混频和滤波环节，导致直接频率组成的结构杂乱，并且它也无法完成恣意波形输出。
计划3：选用锁相式频率组成器。锁相式频率组成是将一个高安稳度和高精度的规范频率经过加减乘除的运算产生相同安稳度和准确度的很多离散频率的技能，它在必定程度上处理了既要频率安稳准确，又要频率在较大规模可变的对立。但由于锁相环自身是一个慵懒环节，确认时刻长，故频率转化时刻长，频率受限。更重要的缺点是，不能完成恣意波形的功用。
计划4：选用直接数字频率组成器(DDFS)。DDFS技能以Nyquist时域采样定理为根底，在时域中进行频率组成，它可以快速改动频率，并且经过替换波形数据可以完成恣意波形功用。DDFS相对带宽高，输出相位接连，频率、相位和起伏均可以完成程控。充分运用FPGA内部资源，在其内设置一切逻辑电路完成DDS组成，理论上可达MHz，100 kHz的频段要求很简单完成，并且省去大部分硬件，只需D/A转化输出，防止硬件电路的分部影响。
为尽量减轻硬件担负，充分运用数字资源，在满意运用要求的根底上，挑选计划4，在FPGA内部完成频率组成。
1.1.2 被测网络
计划1：直接运用阻容双T网络。可以经过改动电容电阻的参数改动中心频率，但其传递函数方式现已固定，带宽大概是中心频率的4倍，Q值固定为0.25，陷波作用较差。
计划2;选用改善双T网络，网络输出经过射级跟从器反应回网络，可以约束带宽，简单完成运用要求。为此挑选计划2。
1.2 体系整体完成方框图
体系方框图如图1。
2 理论剖析与核算
2.1 DDS原理剖析
DDS是一种运用数字技能产生信号波形的办法，首要组成：相位累加器、波形存储器、D/A转化器和低通滤波器。根本作业原理是：在参阅时钟信号的操控下，经过由频率操控字K操控的相位累加器输出相位码，将存储于波形存储器中的波形量化采样数据值按必定的规则读出，经D/A转化和低通滤波后输出波形。其FPGA内部完成框图如图2所示。
经过DDS技能完成频率组成前需求确认DDS的首要性能参数：
设参阅频率源频率为fclk，选用计数容量为2N的相位累加器(N为相位累加器的位数)，频率操控字为M，则DDS体系输出信号的频率为fout=fclk/2N×M，频率分辨率为△f=fclk/2N。若选取晶振频率为40 MHz，频率操控字为24位，相位累加器的位数为31位，此刻的DDS模块逻辑框图如图3所示，这样的理论输出频率规模为0.02 Hz～312 kHz，步进约为0.02 Hz(40 MHz/231)。
2.2 双T网络
双T网络可看作由一个T型低通网络和一个T型高通网络组成。低通网络如图3所示。将其间的电阻、%&&&&&%全转化成阻抗标明。传递函数H(jω)为：
2.3 相位丈量
此模块选用多周期同步计数法。对输入信号周期进行填充式脉冲计数，详细做法为：运用D触发器产生一个宽度为整数个被测信号周期的同步闸口信号，将同步闸口信号和时钟脉冲信号相与后送入计数器1进行记数，计数值为N1;将同步闸口信号、鉴相脉冲和时钟脉冲三者相与后送入记数器2进行记数，计数值为N2，相位差为φx=(N2/N1)×180。这样可使量化差错大大减小，丈量精度得到进步，如图5所示。
闸口的设置、脉冲间的运算、计数等问题在FPGA内部完成可增加体系的灵活性和丈量准确度，并可减轻硬件方面的作业量。
3 首要功用电路的规划
3.1 DDS信号产生模块
AD9851模块处理单片机送的频率操控字，输出地址值给ROM 1P模块，ROM 1P模块中存储正弦波表，输出起伏值给DA。详细在FPGA内完成如图6所示。
3.2 真有效值丈量电路
选用典型真有效值一电流转化芯片AD637，其外围元件少，频带宽。关于有效值为200mV的信号，600 kHz;关于有效值为1 V的信号，-3 dB带宽是8 MHz，其后接12位高速低功耗串口模/数转化芯片ADS7818。为简化电路，并坚持电路参数的对称性，仅选用一个ADS7818，经过电磁继电器，由单片机操控，在两路信号间周期性切换进行测幅。
3.3 扩大整形及相位丈量模块
由于经过双T网络输出的信号起伏衰减很大，而信号经过过零比较器的传输时刻为
，式中，G0为过零检测器的直流增益;fP1是第一个呼应极点;f为信号频率;VP是信号幅值。由该式可以看出，起伏与相移成反比，所以在经过比较器前要加一级扩大，选用的是可变增益扩大芯片AD603构成的自动增益操控电路，当输入信号峰一峰值在400 mV～7 V，频率在6 MHz以下，输出信号安稳平整。在此次运用的实践电路中，将有效值从200 mV～3.5 V，频率从30 Hz～3 MHz的输入信号无失真的都扩大到1.72 V。由于DDS输出电压为1.72 V，所以只需扩大处理经过网络后的信号。别的，由于前级为双T网络中的射随，故不需做阻抗匹配。AGC(自动增益操控)电路如图7所示。
输出信号经过由LM311构成的零点邻近的滞回比较器整形后给FPGA，进行相位丈量。经过扩大整形后的两路信号先经过一级极性判别电路，经过读取D触发器的输出电平来判别从双T网络输出的信号相位相关于原信号相位超前仍是滞后，VOUT输出为高电平时超前，反之为滞后。一起将两个信号送入异或门，得到脉冲信号，丈量脉冲信号的宽度，再经过核算就可以得到相位差。当脉冲的宽度很小时，为到达规划要求，规范脉冲的频率要求很高。规划时运用的是40 MHz的晶振，所以得到相位差的表达式为度。
3.4 示波器显现模块
将幅频相频信息加至y轴，频率锯齿波加至x轴。D/A转化选用12位串口电压输出型可程控偏压的数/模转化芯片TLV5638。
4 测试数据与剖析
4.1 测试数据成果
测试数据成果如表1所示。
4.2 数据剖析
经过丈量，双T网络的幅频及相频特性曲线如图8所示。在幅频特性曲线中，横坐标代表频率，一格代表1 kHz;纵坐标代表增益，一格代表0.5倍。在相频特性曲线中，横坐标代表频率，一格代表1 kHz;纵坐标代表相位，一格代表5°。
4.3 差错剖析
4.3.1 相位丈量差错剖析
(1)计数差错。计数器总会存在±1的差错，这个差错是计划自身存在的，无法消除，选用改善的计数计划虽无法消除差错，但可减小差错的影响。
(2)前级处理引进的差错。选用计数法测相前需求对输入的两路信号进行限幅扩大、电平转化等处理，由于难以确保处理两路信号的电路线形度完全共同，因而会引进差错。别的在电平转化时，比较器会影响转化的方波上升沿或下降沿不安稳，影响计数成果。
(3)两信号相异或后，用计数法测相位差，其规范时钟信号由晶振产生，选用40 MHz晶振，其晶振频率安稳度也会影响丈量成果。
(4)相差丈量精度还可以进步。假如相位差精度要到达0.1°，正弦波表数据应该至少贮存360×10个点，但这儿只贮存了1 024个点。
(5)扫频DDS部分还可以进步扫频精度。可以进步FPGA内部时钟频率来进步扫频精度，扫频参阅时钟选用10 MHz，由于D/A转化部分是选用转化速度为100 ns的DAC0800，因而完全可以进一步进步参阅时钟的频率，DAC0800转化速度完全可以到达。
4.3.2 起伏丈量差错剖析
起伏丈量是选用真有效值检波，AD637芯片自身在检测有效值时存在固定误差，但对前后信号产生的误差共同，并且可以经过软件对丈量成果进行校准。
5 总结剖析与定论
试验标明，DDS信号产生部分扫频规模100 Hz～100 kHz，频率步进10 Hz。用户可以经过按键挑选定点丈量或特定频率段扫频丈量，并能经过LCD显现预置频率、网络前后信号幅值、相位差及其极性，还可在示波器上显现幅频特性和相频特性曲线。此外，可以方便地完成定点丈量及特定频率段丈量，可以很好地协助了解频率特性，且其可扩展性好，规划出来的产品体积小，易带着，合适教育等范畴的运用。
