上星期我跟我搭档说，“ 两种言语阻止了嵌入式体系开发人员和软件工程师凭借Zynq SOCs来进步体系功用。”那就是“Verilog” 和 “VHDL”
正如等待那样，这现已得到了处理—由于SDSoC开发环境真的能够完结。
规划师不必学习更多新的东西来进步功用，或许挑选越来越快的处理器来替代现有芯片。运用Zynq SoCs 和Zynq UltraScale+ MPSoCs能够进步嵌入式体系功用一至二个数量级，而且能够削减BOM本钱，运用可编程逻辑的特别体系分区，独立的软件和硬件开发流程。
现在，赛灵思推出SDSoC开发环境，它是为运用C/C++规划团队特别设定的。根据Eclipse的SDSoC开发环境采用了业界首个“全体系优化的编译器”来主动转化C/C++为：
在Zynq器材中ARM处理器操作体系调用的面相目标的言语
片上逻辑上的硬件加快度器
用于ARM处理器和可编程逻辑之间交互数据的IP核
用于测验和剖析功用的言语
SDSoC的作业流程如下：
整个流程很像纯软件的嵌入式规划，可是它更快，这得益于可编程逻辑上的硬件加快器。
SDSoC开发环境运用片上逻辑资源创立软件可用的硬件加快器，该片上资源是根据程序编译指示，编程剖析，方案，硬件衔接形式的衔接。SDSoC运用特定的板级支撑包(BSP)来创立
可编程逻辑部分
针对性的软件加快功用
IP和经过优化的库
主动生成的体系衔接
然后全体系优化的编译器主动将体系编译为一个完好的软件或许硬件体系。一起也会生成可编程逻辑比特流文件和用于ARM的ELF文件。
在此，虽然你没有在上述流程上看到Verilog 或VHDL，这并不意味着赛灵思砍掉对HDL言语的支撑。SDSoC开发环境会封装和主动生成HDL、归纳、布局布线就像C/C++编译器封装和主动完结代码优化和转化为目标言语相同。
SDSoC开发环境包括许多根据Zynq的开发板的支撑包，包括ZC702，ZC706，赛灵思图画处理开发板，以及第三方的安富利的Zedboard，Microzed和德致伦的ZYBO开发板。这些支撑包(BSP)包括元数据使得SDSoC开发环境能够抽象化嵌入式渠道以进步出产功率和加快研制周期。
这儿演示一个7分钟例子来展现经过一个简略的办法能够在视频Pipeline体系上进步60x速度的代码履行进程。
SDSoC开发环境体系优化编译器运用ARM和可编程逻辑在最短的时间内来完结体系使命。SDSoC使得体系架构师和软件团队运用“全能的”C/C++来快速地完结片上资源的优化，主动生成体系衔接以进步体系内部衔接功用。嵌入式体系规划师能够权衡功用，数据吞吐量，推迟，一起缩短规划周期。
这或许不是你第一次碰到嵌入式主动化东西了，所以，你或许对此仍是持有置疑情绪。可是，你有必要知道SDSoC体系编译器是根据赛灵思高层次归纳(HLS)编译技能的，且这项技能现已有超越1000个开发人员运用。就是说，现已有许多人在你之前运用了SDSoC开发环境了。
SDSoC是SDx开发环境系列的第三款产品，这些产品带来了明显的功用进步和功耗下降，使用于广泛的体系开发人员和软件工程师，例如高速网络(SDNet)，数据中心使用(SDAccel)，现在是嵌入式体系(SDSoC)。SDx开发环境供给十分简略，类似于ASSP的开发流程，使你能够不必变成HDL专家也能够在可编程逻辑获得功用上的进步。
