为了促进纳米电子学的展开，奥尔巴尼大学的纳米学院现已被颁发半导体研讨公司(Semiconductor Research Corporation, SRC)的领导地位。
这项在上一年2月开端的为期3年、出资750万美元的方案由SRC以及纽约州一起出资，奥尔巴尼大学的纳米学院便是纽约先进互连科学和技能中心(NY CAIST)方案的基地。
除了奥尔巴尼大学内的纳米级科学以及工程学院(CNSE)之外，参加该项意图学术组织包含：哥伦比亚大学、科内尔大学、Lehigh大学、马萨诸塞州理工大学(MIT)、Penn State大学、Rensselaer工学院(RPI)、斯坦福大学、SUNY Binghamton大学、佛罗里达大学、马里兰大学、北德州大学、以及坐落阿林顿和奥斯汀的德州大学。
作为NY CAIST方案的组成部分，规划的项目有27个，终究目标是为芯片制造商服务供给扩展铜以及低k介质缩小技能。
“由于互连功用正开端逾越器材成为操纵芯片功用的关键因素，互连研讨关于保证半导体器材工艺尺度的继续缩小越来越重要，”在全球研讨协作(Global Research Collaboration, GRC)担任互连以及封装研讨的总监、英特尔公司的代理人Scott List表明。GRC是SRC的下属单位，担任缩小各种选项，以便把CMOS工艺传承至终究极限。
“在22纳米以下工艺尺度，为了唆使芯片几许尺度的缩小，有必要缩小互连，可是，这种技能只是供给一半的解决方案。当咱们评价像碳纳米管以及光学互连等选项的过程中，咱们现已发现若干完成22纳米互连的可行挑选。在向着缩小铜互连以及低k介质的方向展开的过程中，至关重要的是咱们继续在与NY CAIST获得一道的前进根底上构建新的技能，”List表明。
研讨人员指出，年复一年，芯片上的开关速度现已增长了简直20%，而线宽缩小了30%，晶体管密度也添加了。但是，假如无法完成新式的互连资料、工艺、办法学和概念，这种芯片速度、晶体管密度继续添加而线宽继续缩小的脚步终究将减慢下来。
在奥尔巴尼大学内的纳米级科学以及工程学院的SRC以及NY CAIST的研讨人员将携手展开穿插功用协作，触及范畴包含：缩小侧壁以及晶界散射，然后减小40纳米铜电阻系数;开发新一类厚度为几个原子的铜扩散势垒区;开发具有原子分辨率的丈量埋葬接口的办法;在几个原子的规划上最优化低k介质中的空穴尺度和结构，然后在进步速度的一起保持强度;把握互连中存在的底子毛病机制，以削减介质中的短路以及铜线中的开路。
研讨工作将建立在NY CAIST曩昔三年期间SRC、GRC及其学术协作伙伴的研讨工作根底之上，并增强NY CAIST的研讨工作。
现已获得的效果包含：实证从铜线的边缘起能够把侧壁散射削减50%;完成了小于10个原子厚的扩散势垒;评价了新的根据光学以及碳纳米管的互连。
世界半导体技能路线图(The International Technology Roadmap for Semiconductors, ITRS)估计22纳米节点到2011-12年将完成商业化出产。
2007年9月，在一项相关尽力中，SRC和美国商务部的国家标准和技能研讨院(National Institute of Standards and Technology, NIST)发布了一项协作伙伴关系，以支撑在纳米电子学范畴的研讨。
该方案是为了证明未来5-10年内下一代电路的可行性。
本年，NIST将为该尽力捐助276万美元，到时与来自职业的资金结合起来，将供给挨近400万美元的新的研讨补贴。
