摘要：根据多种微处理器的工业操控体系中共用存储体的办法，论说了多微处理器的工业操控体系共用存储体的作业原理和电路结构，处理了在多种微处理器体系中一起拜访共用存储体问题。使上位机体系与下位机体系的数据传输由一般的工业操控总线级上升为处理器拜访存储器级，且确保了操控体系数据传输的可靠性。
关键词：操控体系 微处理器 共用存储体
跟着计算机技能、微电子技能、网络技能和自动操控体系的开展，根据多种微处理器的计算机操控体系已大规模应用于工业操控范畴。这种体系结构一般都由上位机体系和下位机体系组成，上位机体系能够充分利用丰厚的软件资源、强壮的体系和网络功用，进行人机交互操作、数据剖析、数据处理、数据存储以及网络的衔接，以构成工业操控体系的局域网络;下位体系则运用操控功用强、抗电磁搅扰好、易于开发、具有智能的操控体系如单片机体系、PLC等，首要用于数据收集、数据转化等一些具有特殊要求的工业操控进程。上位、下位机体系选用传统的RS- 485或其它总线方法衔接，如图1所示。
这种体系结构方法首要存在抗电磁搅扰功用较差、网络及数据传输慢和硬件资源糟蹋等问题，整个体系还存在高功用CPU、存储器与低功用传输体系之间的对立，不适合用于高速数据收集体系中。
跟着技能的开展以及操控目标生产工艺的要求，工业操控体系具有更高的实时性，对数据的收集和传输有了更高的要求，因而以上述方法组成的操控体系的缺陷越来越杰出。为了处理上述问题，作者将下位机体系作为上位机体系的功用扩大板，以削减上位机体系与下位机数据传输的间隔，进步数据传输速率以及准确性，削减电磁搅扰。
下位机体系由CPU、RAM、ROM、数据缓冲器、数据锁存器、A/D(或D /A)转化电路等单元组成，运用上位机体系的电源、数据线、地址线和信号操控线，削减了数据经网络传输进程，避免了因为传输线路受电磁搅扰带来的一系列问题。数据存储体系选用上位、下位机体系都能够拜访的高速存储器处理了因为传输问题而导致的瓶颈，充分发挥高速存储体功用，进步了数据传输的速度。上拉机体系体系运用TCP/IP通讯协议，衔接多个上位机体系构成操控体系网络。
1 作业原理
以上位机体系的工业IPC机和下位机体系的HD64180为例介绍体系的作业原理。电路原理图如图2所示。
下位机体系由CPU、数据存储器、数据缓冲器、数据锁存器以及译码电路等组成。可作为上位机的一个外部设备，运用地址可在I/O保存区C0H之后，意图是避免与上位机其它外部设备的地址产生抵触[1]。因为存储体运用了上位机体系的部分数据线、地址线和操控信号线，或许产生上位、下位机体系一起对高速存储体拜访的抵触，为了处理此问题，在下位机体系中运用两组高速存储体A、B。存储体的地址在下位机体系中可安排在ROM的地址之后，在上位机体系中则在A000H之后，意图是避免与上位机体系内部存储器地址产生抵触。数据缓冲与锁存选用单、双向总线收发器将上位、下位机体系的数据线、地址线和操控信号线对存储体的操作阻隔，经过对总线收发器使能端的操控决议CPU对存储体的拜访。因而，对存储体的读、写操控权在任一时间只能归于两个CPU之一。
2 电路结构
为了确保存储数据的连续性，下位机在体系的CPU即将对存储体A的末地址进行操作时，宣布转体信号。上位机体系呼应后，操控总线收发器的使能端使存储体B与上位机体系总线阻隔，则与下位机体系总线连通进行数据存储操作，而上位机体系能够对存储体A进行读写。电路中运用两片存储器构成存储体，CPU对存储体的运用由转体操控信号经过反相器决议，确保对存储体的操作在恣意时间只归于两个 CPU之一。当上位机体系对存储体A操作时，U1、U2处于导通状况，U3、U4、U5、U6处于阻隔状况，而U7、U8关于下位机体系来讲则处于导通状况。因而，体系中不会产生不同CPU对同一存储体进行竞赛的事情。
运用这种体系结构不只有效地处理了工业操控体系中不同微处理器运用同一存储体的问题，并且处理了不同CPU运用高速存储器因为传输问题而带来的瓶颈，使上位机体系与下位机体系的数据传输由一般的工业操控总线级上升为处理器拜访存储器级，且确保了操控体系数据传输的可靠性。作者运用此方法体系结构开发了多种数据收集与处理体系，已在多个范畴成功运用。
