1、导言
八路脉冲量输入模板（Pl）的功用是对8路0-50kHz阀值电压在0-5V、0-12V、0-24V电平的脉冲量信号进行丈量，能够进行相应的频率型和累积型信号的核算。频率型和累积型别离适用于不同的场合。当对累积精度要求较高时运用累积型组态，而当对瞬时流量精度要求较高时运用频率型组态。
2、模板的首要技术指标
1. PI模板可答应八路脉冲量信号输入，而且通道之间是点点阻隔的;
2. 信号频率的输入规模：频率型信号为0-50kHz，累积型信号为0-2kHz，输入电流大于7mA;
3. 对输入的脉冲量信号选用专用设备FPGA进行计数，做批处理;
4. 经过工程师站装备所需信息：每一路可挑选输入信号规模和类型及对应的工程量量程、上下限报警点等，并回忆于模板上的非易失性存储器中;
5. 依据所装备的信息，智能节点完结主动丈量;
6. 最小辨识的输入脉冲信号宽度为5µs，分辨率1Hz;
7. 具有整形处理、掉电维护、通讯毛病自检与报警及CPU毛病自检与报警功用;
8. 专用计数设备FPGA与脉冲量信号之间选用了光电阻隔办法，抗干扰能力强;
9. 可装置于丈量现场，经过CANBUS总线将每一路的丈量信息传送到主控模板，方便地组成智能分布式操控体系。
3、模板的硬件组成及整体规划
PI模板选用MCgslZD64为微处理器，配以Altera公司出产的ACEXIK系列现场可编程门阵列即GA器材EPIK10、AGILENT公司的高速光耦合器6N136、施密特触发器74HC14、总线驱动器PCA82C250等组成。PI模板设置了8路输入通道，用来收集0-50kHz阀值电压在0-5V、0-12V、0-24V电平的脉冲量信号，信号经过高速光耦合器6N136，再经施密特触发器74HC14对信号整形，整形后的信号进入FPGA器材EPIK10，在该器材内部完结对8路脉冲量信号的计数，一起微处理器MC9512D64完结对FPGA器材的操控，然后完结对8路脉冲量的计数及成果的存取，并经过CAN总线通讯将成果传送到主控模板。
该规划选用了Altera公司出产的ACEXIK系列FPGA器材EPIK10完结对8路脉冲量的计数，关于该器材的规划及功用的完结是PI模板规划的要点和难点，下面就从可编程逻辑器材开端做详细的介绍。Pl模板整体规划如图1所示。
图1 PI模板整体规划图
4、FPGA完结8路脉冲量计数的规划
4.1 CPLD与FPGA的差异
在主控模板的规划中，选用了CPLD完结了总线的转化，在脉冲量模板中又运用了FPGA来完结对脉冲量的计数。归纳起来FPGA和CPLD都是由逻辑单元、I/O单元和互连三部分组成的，I/O单元的功用根本共同，单元、互连以及编程工艺则各不相同，而它们的差异又决议了它们运用规模的不同。
在挑选可编程逻辑器材时，所选器材的逻辑资源量能否满意体系的要求是首要考虑的要素，但在完结调试前很难精确确认芯片消耗的资源。PLD器材的运用大都是在运用开发软件前大约预算一下所需资源量，挑选有必定冗余的器材以便充沛满意体系的规划要求，一起也要考虑体系规划完结后，有或许添加新的功用，以及后期硬件晋级的或许性。本体系设计时选用的是可编程逻辑器材的干流厂家Altera公司新近供给的一款中等密度器材ACEXIK系列的FPGA器材EPIK10。
ACEXIK系列选用SOPC规划，是根据Altera公司的查找表结构的一种现场可编程门阵列（FPGA），功用高，功率低。ACEXIK系列根据静态存储器SRAM结构，管脚之间的推迟低于3.5ns，集成了10000-100000个可用门。
4.2 装备器材
根据静态存储器SRAM结构的可编程器件在芯片掉电时其存储的数据将丢掉，所以这类FPGA有必要与一块EPROM或EZPROM连用—将各点的编程数据存储在E2PROM（或EPROM中）。芯片每次上电作业时，首先将各编程点的触发器按E2PROM中存储的数据置位，则FPGA芯片就能履行所规划的功用。因为在这种方法中，各实践的连接器件并未像CPLD那样被烧死，换用其他编程数据即可按其他的规划成果作业，所以常将这种方法称为装备（Configure）。
Altera的装备器材能够存储根据SRAM工艺的ACEX、FLEX、APEX系列器材的装备数据，供给的装备器材支撑ISP，简化了规划流程，而且能够现场晋级;支撑多重端口电压规范，支撑3.3V和5V电压，适合于混合电压规划运用，而且密度规模宽。该规划中选用的EP1K10器材的装备器材能够是EPC1、EPC2和EPC1441，它们都支撑3.3V和5V电压，不同的是存储空间巨细不同，规划中选用了EPC1441，它可存储440800个字节。
一切的APEX、FLEX和ACEX系列器材能够操控整个装备进程，在不需求操控器的条件下能够主动的从装备器材傍边读取数据，完结装备进程。如图2所示，是用EPC1441装备EP1K10器材的电路图。
EPC1441将装备数据存储在EPROM中，用内部振荡器存储串行时钟数据的输出。OE、nCS和DCLK引脚为地址计数器和输出三态缓冲器供给操控信号。装备器材发送一串接连的装备数据到它的DAIA引脚，这样数据就被发送到EP1K10的DATA0或DATA输入引脚上，完结了装备进程。
4.3 开发软件Max+PlusII的功用及运用
关于CPLD/FPGA的规划来说，成功与否在很大程度上取决于EDA开发软件。在供给高功用芯片的一起，Altera公司也供给了强壮且易于运用的软件开发东西Max+PlusII。规划者不需通晓器材内部的杂乱结构，能够用自己了解的规划东西，如原理图输入或硬件描绘言语树立规划，Max+PlusII把这些规划主动转化成终究所需的格局，规划速度非常快。Max+PlusII的规划流程包含几个部分，如图3：
图2 EPC1441装备EP1K10器材电路图 图3 软件开发流程
Max+PlusII为完结不同的逻辑功用供给了很多的图形元件和宏功用符号供规划人员在图表编译器文件中直接运用。这些功用为FPGA的规划供给了高度的灵活性，缩短了开发周期，在该规划中运用了很多的74系列逻辑完结锁存、计数、译码等功用。
5、详细规划方案及完结
模板选用Altera的FPGA器材EP1K10完结8路脉冲量计数的功用，如图4所示。
图4 FPGA内部规划框图
对该器材的规划包含接口电路规划和计数电路规划两个部分，其间计数电路部分又包含闸口、计数器和锁存器三个部分的规划。
图5是对计数电路部分的详细规划原理图，图中只画出了对榜首路脉冲量信号计数的电路，对其他七路信号的计数与此相同。如图所示，选用74HC125相当于一闸口，脉冲信号接到输入引脚，输出操控引脚接至CPU来操控何时将脉冲信号输出至计数器开端计数。一个74HC125可操控四路脉冲信号，那么只需两个74HC125即可完结对八路脉冲信号的计数使能。
图5 EP1K10完结脉冲计数的内部原理图
对计数器的规划是用4片4位二进制加法计数器74161选用同步级联方法构成的16位二进制同步加法计数器。四个芯片共用外部时钟和清零信号。因为低位片的ENT=ENP=1，所以总是作业在计数状况。而高位片的ENT、ENP接低位片的进位输出端RCO，所以只有当低位片计数到最大值1111时，RCO=1使高位片的ENT=ENP=1，满意计数条件，鄙人一个时钟脉冲到来时，低位片回零，高位片加1，完结了进位。因为四个芯片共用外部时钟，在需求翻转时，四片一起翻转，所以称为同步级联。
Max-PlusII中供给了很多的库文件，其间包含了上面规划图中的74系列逻辑元件及各种门，只需调用即可。在新建的项目下输入规划好的图形后，下一步是对其进行编译。翻开“ComPiler”，挑选“start”开端编译。编译成功后生成时序模拟文件和器材编程文件。若有过错，编译器中止编译，并鄙人面信息框中给出过错信息。编译器经过“TimingSNFExtractor”后就能够进行时序模拟，判别输入输出间的推迟。
为使规划契合用户的要求，由编译器主动挑选的方针器材和管脚确定将由用户从头挑选。此刻需求对项目进行从头编译。最终将规划的项目装备到所挑选的器材中。
本文作者立异点：
可编程逻辑器材的运用成为现代电子电路规划中的高效方法。本文根据FPGA完结了对8路脉冲量信号的计数功用，满意了模板的功用要求，一起，具有较强的实时性，能够满意工业现场高速通讯的需求，也可为杂乱操控体系完结实时操控供给强有力的东西。
责任编辑：gt
