在工业操控范畴，为了完结收集和操控功用，常常会运用到A/D，D/A模块。在实践运用中A/D，D/A模块和主机之间通讯办法能够有许多挑选。比方RS 232，RS 422，网络等接口办法。在该规划中A/D，D/A模块经过CPCI总线与主机通讯，经过A/D接口收集数据，经过伺服操控软件处理，输出模拟量驱动执行机构。
然后完结一个闭环的操控。别的经过对DSP软件的修正，该模块还能够独自完结A/D或许D/A功用。
该规划中A/D，D/A模块具有以下功用：
（1）供给2路16位A/D，输入信号规模±5 V，精度要求小于士16 LSB；
（2）供给2路16位D/A，输出信号规模±5 V，精度要求小于土8 LSB，受体系复位操控；
（3）运用TI公司DSP（TMS320VC33）作为板载处理器，该DSP首要完结办理A/D和D/A、运转操控算法、与主机通讯功用，并受体系复位操控；
（4）DSP与主机选用双口RAM（IDT7133）完结数据交流功用。
1 、规划原理
如图1硬件结构框图所示，该模块选用TI公司高性能CPU器材TMS320VC33为中心。模块经过PCI9052芯片与CPCI总线衔接，PCI9052的本地总线的信号衔接到双口RAM的一端。双口RAM的另一端经过电平缓冲器衔接DSP。
DSP中心电路包含DSP芯片TMS320VC33、数据RAM CY7C1041VC33、程序FLASH芯片SST39VF800A组成；DSP的地址、数据、操控总线经过电平缓冲器材衔接双口RAM、A/D芯片、D/A芯片、CPLD。DSP经过双口RAM芯片与主控计算机进行数据交流；A/D芯片的初始化以及读写操作也由DSP担任完结；DSP操控D/A芯片输出模拟信号；CPLD内部首要完结组合逻辑功用，将DSP输入的操控信号译码，然后输出给双口RAM以及A/D，D/A等功用芯片运用。
双口RAM芯片是完结智能板的重要组成，因为DSP与主控计算机的地址空间资源是别离进行独立分配的，无法直接进行相互拜访，在两者之间需求一个数据缓冲，双口RAM的特色使其能够满意这个要求。
2 、完结办法
2．1 首要原器材挑选
在该规划中选用老练技能，选用常用、牢靠的操控芯片，结合一些常用的外围电路和专用电路完结悉数的功用。即挑选PC19052作为接口芯片，运用该芯片完结PCI总线从接口逻辑。
挑选TMS320VC33作为板载处理芯片，该芯片是TI公司推出的专门用于完结浮点运算的高性能DSP，数据处理能力强，而且包含丰厚的外围电路扩展接口。
为了完结模块上的电平转化功用，挑选运用比较广泛SN74ALVC164245DL作为电平转化缓冲芯片。
2．2 PCI9052与双口RAM硬件接口完结
如图3所示PCI9052与双口RAM衔接的本地总线信号包含地址、数据、操控信号3个部分。地址总线宽度为12位，数据总线宽度为16位，因而寻址空间为2 KB的16 b地址空间。操控信号包含读写操控信号和外设预备完结信号，当双口RAM将外设预备完结信号拉低后，主机就能够经过输出读写操控信号对双口RAM进行读写的操作。
2．3 DSP规划中心电路规划
DSP是整个规划中心，DSP中心电路由DSP芯片、FLASH和RAM三个部分组成。DSP经过双口RAM与处理计算机交流数据。
如图3所示，DSP中心电路规划如下所述。DSP的电源包含中心作业电压1．8 V与I/O电压3．3 V两种，别离由板上电源模块供给。时钟信号由外接晶振供给。复位信号由CPLD供给，因为DSP的I/O电压为3．3 V，在与I/O电平规范为+5 V的信号衔接时需求进行3．3～5 V之间的电平转化。中止信号相同经过电平转化器材衔接到CPLD。地址和数据总线依据实践规划的需求衔接功用器材。JTAG接口衔接到模块的一个规范的双列14脚直插衔接器上。Page0～3信号经过电平转化器材衔接到CPLD。
2．4 电源规划
体系电源包含+5 V．3．3 V，1．8 V，+15 V，-15 V。
DSP芯片中心电压为1．8 V，I/O电压为3．3 V，所以需求该板供给3．3 V和1．8 V两个电压源。D/A芯片需求供给+15 V，-15 V两种电源。+5 V电源是由体系供给，其他的电源均由+5 V电源转化取得。
关于线性稳压来说，其特色是电路结构简略，所需元件数量少，输入/输出压差能够很大，但其丧命缺陷便是功率低，功耗高。DC-DC电路的特色是功率高，升降压灵敏，缺陷是搅扰和纹波较大。
比照凌特公司、国家半导体公司、德州仪器公司等的同类型电压转化芯片，选取德州仪器公司的TPS73HD318模块作为3．3 V和1．8 V电压转化芯片。选用RECOM公：REC3-0515DRW完结+5 V和+15 V，-15 V之间电压转化。他们具有90％以上的转化功率、简略的外围电路、更小的封装、2．5％以下的纹波电压等特色。
2．5 复位规划
如图4所示，复位的输入包含两个部分：MAX1232输出的RESETA和电源芯片TPS73HD318输出的RESETB。MAX1232的输入为手动复位信号输入和看门狗喂狗信号输入。手动复位信号来自复位按钮，喂狗信号来自CPLD。复位输出2个信号别离给DSP，D/A运用。
2．6 电平转化规划
因为DSP的接口电平为3．3 V，CPLD和PC19052接口电平为5 V，为了将两部分兼容起来，需求运用电平转化缓冲芯片。如图5所示该器材有两个供电电源、两个方向操控端、两个使能端。经过衔接不同的电压源能够为器材的信号引脚供给不同的电平。
2．7 A/D，D/A规划
A/D和D/A芯片经过电平缓冲期间与DSP的地址数据总线衔接，由DSP芯片担任A/D和D/A的初始化以及读写操控。
3 、CPLD逻辑规划
CPLD片内逻辑完结描绘框图见图6。在CPLD内部首要完结了三个的功用，与DSP总线的逻辑接口、内部的寄存器、操控逻辑。
与DSP总线的接口逻辑完结与DSP逻辑接口，使DSP对CPLD的内部寄存器能够进行拜访。状况寄存器为只读寄存器，用来读取中止状况、与双口RAM进行通讯的标志位等信息；操控寄存器为只写寄存器，用来操控中止屏蔽、修正通讯的标志位。组合逻辑首要用来进行地址译码、读写译码。
4、 DSP软件规划
DSP软件开发首要是在TI供给的集成开发环境CCS下，充分运用实时操作体系DSP/BIOS的强壮功用，结合自己特定的处理算法．快速构筑一个满意需求的高功率的软件体系。在规划中，对DSP的初始化是有必要的，该规划首要运用于实时操控体系中，其电路的首要功用是用于收集、运算、输出。程序流程图如图7所示，上电后存储在FLASH内的程序开端运转，DSP开端顺次初始化RAM存储器、CPLD内部寄存器、A/D寄存器、D/A寄存器。初始化完结后开端读取A/D输入，因为A/D转化速度比读取的速度慢，在读取过程中需求查询A/D转化状况，等候A/D芯片输出转化完结信号。将读取的数据写入双口RAM的指定方位，并改写双口RAM和CPLD内部的标志位，告诉主机读取数据。对A/D数据进行运算，依据运算成果操控D/A输出，等候查询D/A转化完结之后，程序再次跳转至读取A/D。
5、 结 语
将该规划用于某一伺服操控体系，完结了体系功用，一起对体系的安稳性和牢靠性给予了满足的重视。经长期查核，本体系运转安稳牢靠。
责任编辑：gt
