最高18位分辨率、10 MSPS 采样速率的逐次迫临型模数转化器（ADC）能够满意许多数据收集运用的需求，包含便携式、工业、医疗和通讯运用。本文介绍怎么初始化逐次迫临型 ADC 以完成有用转化。
逐次迫临型架构
逐次迫临型ADC由4个主要子电路构成：采样坚持放大器（SHA）、模仿比较器、参阅数模转化器（DAC）和逐次迫临型寄存器（SAR）。由于 SAR 操控着转化器的运转，因而，逐次迫临型转化器一般称为SAR ADC。
图 1 根本 SAR ADC 架构
在上电和初始化之后，CONVERT 上的一个信号会发动转化。开封闭合，将模仿输入衔接至 SHA，后者取得输入电压。当开关断开时，比较器将确认模仿输入（此刻存储于坚持电容）是大于仍是小于 DAC 电压。开端时，最高有用位（MSB）敞开，将 DAC 输出电压设为中心电平。在比较器输出树立之后，假如 DAC 输出大于模仿输入，逐次迫临寄存器将封闭 MSB；假如输出小于模仿输入，则会使其坚持敞开。下一个最高有用位会重复这一进程，假如比较器确认 DAC 输出大于模仿输入，则封闭 MSB；假如输出小于模仿输入，则会使其坚持敞开。这个二进制查找进程将继续下去，直到寄存器中的每一位都测验结束停止。成果得到的 DAC 输入是采样输入电压的数字近似值，并由 ADC 在转化结束时输出。
与 SAR转化代码相关的要素
本文将评论与有用初次转化相关的下列要素：
- 电源次序（AD765x-1）
- 拜访操控（AD7367）
- RESET （AD765x-1/AD7606）
- REFIN/REFOUT （AD765x-1）
- 模仿输入树立时刻（AD7606）
- 模仿输入规模（AD7960）
- 省电/待机形式（AD760x）
- 推迟（AD7682/AD7689、AD7766/AD7767）
- 数字接口时序
- 电源序列
些选用多个电源的ADC具有清晰的上电序列。AN-932 运用笔记电源序列列为这些ADC电源的规划供给了杰出的参阅。应该特别注意模仿和参阅输入，由于这些一般不得超越模仿电源电压0.3 V 以上。 因而， AGND – 0.3 V 《 VIN 《 VDD + 0.3 V 且 AGND – 0.3 V 《 VREF 《 VDD + 0.3V。 模仿电源应在模仿输入或基准电压之前敞开，不然，模仿内核或许会以闩锁状况上电。类似地，数字输入应在 DGND − 0.3 V和VIO + 0.3 V之间。I/O电源有必要在接口电路之前（或与其一起）敞开，不然，这些引脚上的ESD二极管或许变成正偏，并且数字内核或许以不知道状况上电。
电源斜坡进程中的数据拜访
在电源安稳之前不得拜访ADC，由于这样或许使其进入不知道状况。在图 2 所示比如中，主机FPGA正在测验从AD7367 读取数据，而DVCC正在斜升，成果或许使ADC进入不知道状况。
图 2 在 DVCC 斜升进程中读取数据
经过复位完成 SAR ADC初始化
许多SAR ADC（如AD760x和AD765x-1）在上电后需求经过 RESET来完成初始化。在所有电源都安稳之后，应施加一个指定的RESET脉冲，以保证ADC以预期状况发动，一起使数字逻辑操控处于默许状况，并铲除转化数据寄存器。上电时，电压开端在REFIN/REFOUT 引脚上树立，ADC进入收集形式，一起装备用户指定形式。彻底上电后，AD760x应看到一个上升沿RESET将其装备为正常作业形式。RESET高脉冲宽度典型值为50nss。
树立基准电压
ADC 将模仿输入电压转化成指向基准电压的数字代码，因而，基准电压有必要在初次转化前安稳下来。许多 SAR ADC 都有一个 REFIN/REFOUT 引脚和一个 REF 或 REFCAP 引脚。外部基准电压或许会经过 REFIN/REFOUT 引脚过驱内部基准电压源，或许，内部基准电压源或许会直接驱动缓冲。REFCAP 引脚上的电容会使内部缓冲输出去耦，而这正是用于转化的基准电压源。图 3 所示为 AD765x-1 数据手册中的参阅电路示例。
图 3 AD765x-1 参阅电路
保证 REF 或 REFCAP 上的电压在初次转化之前已树立。压摆率和树立时刻因不同的储能电容而异，如图 4 所示。
图 4 AD7656-1 REFCAPA/B/C 引脚在不同电容下的电压斜坡
别的，规划欠安的参阅电路或许导致严峻的转化过错。参阅电路问题最常见的表现是“粘连”代码，其原因或许是储能电容的尺度和方位、驱动强度缺乏或许输入存在很多噪声。 精细逐次迫临型ADC的基准电压源规划 计作者：Alan Walsh （模仿对话第47卷第 2期，2013年）详细评论了SAR ADC的基准电压源规划。
模仿输入树立时刻
关于多通道、多路复用运用，驱动器放大器和 ADC 的模仿输入电路有必要使内部%&&&&&%阵列以 16 位水平（0.00076%）树立满量程阶跃。不幸的是，放大器数据手册一般将树立精度指定为 0.1%或 0.01%。指定的树立时刻或许与 16 位精度的树立时刻明显不同，因而挑选驱动器之前应进行验证。
要特别注意多路复用运用中的树立时刻。在多路复用器切换之后，要保证留出满足的时刻，以便模仿输入能在转化开端之前树立至指定的精度。在合作 AD7606 运用多路复用器时，应为±10-V输入规模留出至少 80 µs的时刻，为±5-V规模留出至少 88 µs，以便给选定通道满足的时刻来树立至 16 位分辨率。面向精细SAR模数转化器的前端放大器和RC滤波器规划作者：Alan Walsh（模仿对话 话第 46 卷第 4 期，2012 年）为放大器的挑选供给了更多细节。
模仿输入规模
保证模仿输入处于指定的输入规模之内，要特别注意指定共模电压的差分输入规模，如图 5 所示。
图 5 共模电压下的全差分输入
例如，AD7960 18位、 5 MSPS SAR ADC的差分输入规模为–VREF 至 +VREF， 但折合到地的 VIN+ 和 VIN− −都应该处于–0.1 V至 VREF + 0.1 V的规模内，且共模电压应为 VREF/2左右，如表1所示。
表 1 AD7960的模仿输入标准
使 SAR ADC退出关断或待机形式
为了节能，有些SAR ADC会在空闲时进入关断或待机形式。在初次转化开端前，要保证ADC退出该低功耗形式。例如， AD7606 系列即供给了两种节能形式：彻底关断和待机。这些形式由GPIO引脚STBY 和RANGE进行操控。
依据图6所示，当STBY 和RANGE回来高电平时，AD7606从彻底关断进入正常作业形式，并装备为±10-V的规模。此刻， REGCAPA、REGCAPB和REGCAP引脚上电至数据手册所述的正确电压。在进入待机形式时，上电时刻约为 100 μs，但在外部基准电压源形式下，这需求大约13 ms。从关断形式上电时，经过所需的上电时刻后，有必要施加RESET信号。数据手册将上电与RESET上升沿之间所需时刻规定为 tWAKE-UP SHUTDOWN。
图 6 AD7606 初始化时序
带推迟的 SAR ADC
人们普遍认为，SAR ADC 没有推迟，但有些 SAR ADC 的确存在推迟以便更新装备，因而，在经过推迟时刻（或许为数个转化周期）之前，第一个有用转化代码或许未定义。
例如，AD7985 具有两种转化作业形式：turbo和正常。Turbo形式（支撑最快的转化速率，最高可达2.5 MSPS）不会在转化间关断。turbo形式下的第一次转化含有无意义的数据，应该予以疏忽。另一方面，在正常形式下，第一次转化是有意义的。
关于 AD7682/AD7689，上电后的前三个转化成果未定义，由于在第二个EOC之前，不会呈现有用的装备。因而，需求两次伪转化，如图 7 所示。
图 7 AD7682/AD7689 的通用时序
当在硬件形式下运用 AD765x-1 时，在 BUSY 信号下降沿对 RANGE 引脚的逻辑状况进行采样，以决议下一次同步转化的模仿输入规模。在有用的 RESET 脉冲之后，AD765x-1 将默许在±4 × VREF 规模内作业，无推迟问题。但是，假如 AD765x-1 作业于±2 × VREF 规模内，则有必要使用伪转化周期在 BUSY的第一个下降沿挑选规模。
别的，有些SAR ADC（如AD7766/AD7767过采样SAR ADC）有后数字滤波器，成果会导致更多推迟。当将模仿输入多路复用至这类ADC时，主机有必要比及数字滤波器彻底树立后才干取得有用转化成果；经过该树立时刻后，方可切换通道。
如表 2 所示，AD7766/AD7767 的推迟为 74 除以输出数据速率 （74/ODR）的商值。在运转于最高输出数据速率 128 kHz 时， AD7766/AD7767 支撑 1.729 kHz 的多路复用器开关速率。
表 2 AD7766/AD7767的数字滤波器推迟
数字接口时序
最终，但相同重要的是，主机能够经过一些常见的接口选项（如并行、并行 BYTE、I%&&&&&%、SPI 和菊花链形式下的 SPI）来拜访 SAR ADC 的转化成果。要得到有用的转化数据，有必要保证遵从数据手册中的数字接口时序标准。
定论
为了取得 SAR ADC 的第一个有用转化代码，必须遵从本文评论的主张。或许还需求其他详细装备支撑；请检查方针 SAR ADC 数据手册或许运用笔记，了解关于第一个转化周期开端之前初始化的相关内容。
参阅文献
Kester， Walt. Data Converter Support Circuits. Chapter 7， Data Conversion Handbook.
Kester， Walt. “Which ADC Architecture Is Right for Your Application？” Analog Dialogue， Volume 39， Number 2， 2005.
Walsh， Alan. “Front-End Amplifier and RC Filter Design for a Precision SAR Analog-to-Digital Converter.” Analog Dialogue， Volume 46， Number 4， 2012.
作者简介
Steven Xie ［steven.xie@analog.com］2011年3月参加 ADI北京分公司，担任ADI我国规划中心的ADC运用工程师。他担任我国市场精细ADC产品的技术支撑作业。在此之前，他曾在Ericsson CDMA团队做过四规划人员。2007 年，Steven结业于北京航空航天大学，并取得通讯与信息系统硕士学位。
