依据FPGA的全数字沟通伺服体系信号处理体系电路如图1所示，以DSP芯片作为伺服驱动器的中心处理器，完结数据处理和操控算法；FPGA完结编码信号的收集与鉴相、光栅尺信号处理、接纳运动操控卡宣布的脉冲信号与脉冲方向信号并回来给运动操控卡编码器脉冲信号等。选用FPGA作为脉冲或模拟量输出接口，对信号的每一位都用门电路进行驱动，以高速匹配其他芯片进行信息沟通。因为FPGA内部是硬件电路，能完结真实的并行处理，这种预处理或后处理操作能够使DSP专心于杂乱算法的完结，体系运行在准并行状况，加快了处理速度[1]。
1 光电脉冲编码器、光栅尺信号及电路规划要求
永磁同步电机的速度闭环操控过程中，有必要实时检测电机转子方位及转速信息，其检测精确性直接影响对电机的操控精度。永磁同步电动机选用光电脉冲编码器检测电动机转子方位检测。方位直接闭环操控时有必要实时丈量轴的进给方位，进给轴的方位选用光栅尺来检测。
光电脉冲编码器是一种把角位移量转化为脉冲信号的检测元件，被广泛运用于数字沟通伺服电机中检测转子方位。光电编码器分为增量式、肯定式以及混合式3类，增量式编码器因为性价比高而运用广泛。脉冲编码器与被测轴刚性衔接，转轴每旋转一周，脉冲发生器输出必定的脉冲数，其输出脉冲的频率与转速成正比，所以能够通过脉冲频率来丈量完结转速。增量式编码器输出两列正交的方波脉冲信号(A，B)，核算A或B列脉冲的个数能够得到方位偏移量，运用其相位联系能够确认电机的旋转方向。增量式编码器还输出一路每转一周脉冲(Z）的信号，Z脉冲可用于核算转速，也可用于消除核算中所发生的堆集差错[2]。增量式脉冲编码器输出波形如图2所示。
光栅尺是将光源、两块长光栅(动尺和定尺）、光电检测器材等组合在一起构成的光栅传感器。光栅尺输出的是电信号，动尺移动一个栅距，输出电信号便改变一个周期，它是通过对信号改变周期的丈量来测出动就与定上任相对位移。现在运用的光栅尺的输出信号一般有两种方式：相位角相差90°的2路方波信号和相位顺次相差90°的4路正弦信号。这些信号的空间方位周期为W。本体系光栅尺输出的信号为方波信号，输出相同能够发生A相、B相和Z相3个电信号，A信任号为主信号，B相为副信号，两个信号周期相同，均为W相位差90°，Z信号能够作为较准信号以消除累积差错[3]。因为光电编码器与光栅尺发生特性相同的信号，因而本文只介绍光电编码器信号的处理。
图2给出了编码器A、B、Z信号的改变状况。在A信号的下降沿收集B信号，就能够判别出运动方向。图中前半部分为正向运动，A信号的上升沿及下降沿均比B信号超前1/4周期，在A信号下降沿收集的B信号为“1”；后半部分为反向运动，A信号的上升沿及下降沿均比B信号滞后1/4W，在A信号下降沿收集到的B信号为“0”。依据收集到的运动信号方向和A信号改变的周期数用计数器进行计数(正向计数或逆向计数），就能够测算出方位偏移量。在本伺服体系中，用到的电机编码器为6000线，为了得到更高精度的方位偏移量，A、B信号需求进行细分。假如一起考虑A、B信号上升沿和下降沿的各种状况，就能够完结信号四细分，其主要电路有：细分辩向、计数电路等。以上功用能够由通用数字%&&&&&%来完结，但这种规划办法所用芯片多，结构杂乱。也能够通过单片机以及一些外围芯片来完结，仅仅这种办法通用性差，编程杂乱，并且增大了单片机的担负，使单片机呼应其他事情的实时性变差。 跟着大规模可编程逻辑器材(CPLD：杂乱可编程逻辑器材；FPGA：现场可编程门阵列）的飞速发展，传统的电路规划办法已大为改观。许多传统的逻辑电路彻底能够用可编程逻辑器材来替代，并且可进步体系的牢靠性，减小PCB的面积，使产品小型化，还有利于知识产权维护。运用EDA(电子规划自动化）技术规划可编程逻辑器材已成为现代电子规划的一种必然趋势。本文所介绍电路便是依据FPGA芯片完结的。 该电路规划有如下要求：运用FPGA芯片完结双路编码器信号处理、四细分及辨向功用、32位可逆计数器、与DSP的并行接口电路。编码器A、B信号作为输入信号，经四细分、辨向后，为32位可逆计数器供给计数脉冲和方向信号[4]。
2 FPGA器材的挑选
依据规划要求和归纳预算整个电路所需求的管脚个数，本规划选用APA300。它是Actel公司PA系列产品之一，是一种嵌入式可编程逻辑器材。APA300选用CMOS SRAM制作工艺，运用SRAM来存储编程数据，具有高密度(可用逻辑门30万，2个PLL）、高速度、低功耗等特色，并且APA300的I\O口有290个，彻底符合本伺服体系规划的需求。
3 电路规划
本电路选用Actel公司的Libero IDE 开发渠道进行规划。Libero IDE 为Actel公司的专门开发渠道，它包含规划输入、编译、仿真、器材编程等功用。该渠道运用方便，答应用户用原理图、VHDL言语、SmartDesign等多种输入办法进行规划。
3.1 细分辩向电路
编码器信号的细分与辨向是进步编码器丈量精度的要害。细分辩向电路的原理图如图3所示。
编码器输出的相差为90°的方波信号PBA、PBB别离经D触发器处理后输入到辨向电路。D触发器作用是对信号进行整形，然后消除了输入信号中尖峰脉冲带来的影响，进步了体系的抗干扰功用。由图3可知细分辩向电路的输入是编码器经整形滤波后的A、B信号，时钟clkh、clkl，复位信号reset，输出有过错信号error，方向信号updown，输出的细分信号pulse。仿真波形如图4所示。
3.2 计数电路
本体系中的32位计数器选用VHDL言语进行规划。规划原理图如图5所示，输入信号界说为时钟clock、方向信号UPDOWN ，清零信号ACLR。输出信号界说为32位的计数成果Q[31：0]。用VHDL言语来编写完结32位可逆计数器功用。其仿真信号如图6所示。
规划通过仿真、编译完结后，该模块已成功运用于开发的伺服系中，完结了对光电编码器与光栅尺(运动操控体系中的方位反应部件）信号的四细分处理功用，功用安稳牢靠。在此规划的基础上再加上译码驱动和显现电路，就可作为位移丈量和显现电路独立运用。
