1 导言
国内遍及选用TM320系列的DSP器材作为永磁同步电机操控体系的主操控器，因CPU负载过重导致体系实时性下降的问题日益明显。选用具有并行作业特性的FPGA器材作为主操控器可以进步体系实时性。因而，这儿给出一种根据FPGA的永磁同步电机操控器规划方案。
FPGA器材内嵌NiosⅡCPU软核的SoPC是Altera公司创始的SoC解决方案。将SoPC应用到电机操控中，是当时的研讨热门。FPGA依托硬件逻辑门作业，NiosⅡ处理器依托履行软件程序作业。而在电机操控中完结软硬件协同作业则是规划的难点和立异之处。本规划需求特别注意软硬件协同作业的时序操控。软硬件之间信号的交流需按严厉时序进行操控。
2 片上体系规划
片上体系功用总体规划为电机硬件驱动和NiosⅡ体系模块两部分，前者首要完结速度外环，电流内环的双闭环运算；而后者首要完结按键输入、LED数码管显现、电机驱动器参数设置和传输以及上位机通讯。
3 体系硬件规划
3．1 NioslI体系模块
3．1．1 Nios lI体系模块的规划
在QuaauslI的SoPC builder中调出nioslI软核。调用4个用于输出的PIO核，挂接到Avalon总线上，作为信号输出I／O端口，这4个PIO核别离是start(发动电机信号)，Data(16位，电机参数值)，ec(8位，参数存放器使能信号)，choice(3位，多路挑选信号)。调用6个作为输入的PIO核用以按键输入。设置中止掩码存放器为中止有用，边缘捕获存放器为上升沿检测。按键经FPGA引脚，用户规划硬件防抖动后，发生一个上升沿信号，发动NioslI处理器中止，履行相应中止功用。调用异步串口UART内核，完结与上位机通讯，设置其波特率同定，UART经过中止请求完结数据通讯功用。图1和图2别离给出Niosll体系结构框图和其电路原理图。 
3．1．2 NiosⅡ体系软件规划
该体系规划的软件程序首要在Nios IED软件中修改调试，完结按键中止程序，按键如下：reset(复位)，start／stop(发动和暂停)，choose(参数挑选)，increase(参数值的增量)，de-crease(参数值的减量)，transmit(参数的传输)；并完结串口通讯中止程序。图3为NiosⅡ处理器软件履行流程。
这儿只给出 stait按键中止软件程序代码，而choose，in-crease，decrease，transmit程序与之相同。
int main(void)
{ alL_irq_register(start_IRQ，start_BASE，start_ISR)；／／按键
start的中止注册
IOWR_ALTERA_AVALON_PIO_IRQ_MASK(start_BASE，
0x01)；／／敞开中止使能；
IOWR_ALTERA_AVALON_PIO_EDGE_CA(start_BASE，
0x00)：／／铲除捕获存放器；
／／只给出start变量(用于发动电机)初始化，并写入输出
存放器：其他变量初始化相同；
Unsigned start=0；
． IOWR_ALTERA_AVALON_PIO_data(start_BASE，start)；
／／变量写入输出PIO存放器；
While()
}
3．2 电机硬件驱动模块
电机硬件驱动模块完结clark，park，i_park坐标改换，PI调节器，SVPWM发生器，转速检测等硬件模块等双闭环结构。因为上述各个模块规划比较简单常见，因而，这儿首要介绍SoPC时序操控部分。Reset按键为大局复位。复位后体系软件从主程序进口开端履行；而此刻硬件驱动模块中的两个状况计数器为“-1”。这两个计数器计数时刻对应50μs和1 ms，别离对应于电流环和速度环的采样时刻。一旦检测到来自NiosⅡ处理器的start高电平信号，该信号作为计数使能信号，这两个计数器从“0”开端计数，计数为“0”时发生一个高电平脉冲信号，电流环计数器脉冲用于锁存SVPWM中的Ta，Tb，Tc(三相占空比信号)，并发动A／D转化。速度环的
计数器脉冲锁存一个反应速度信号，然后计数器循环计数。
4 仿真成果
该体系规划对电机驱动部分进行开环验证。给定uq(旋转坐标中的力矩重量)为2 048(16位Q12的定点)，ud(旋转坐标中的励磁重量)为0。正余弦两个查找表各有720个地址，相邻地址相差0．5°。每相隔50μs查找地址增量为l，即电机每隔50μs转过0．5°，约为1 666 r／m。在QuartusⅡ中进行时序仿真可得到如图4和图5所示的波形。
由图4可知，A相上桥臂在每个PWM周期的占空比不同，具有从增到减，从减到增的规则；从图5可知，器材实际作业时，上下桥臂死区时刻为2μs，并且死区时刻可选用NiosⅡ处理器设置。因为有死区时刻的操控，该PWM可接入电机进行开环调试。
5 定论
本规划的SoPC器材已发生PWM波，用于开环验证，为后续闭环验证提供条件。FPGA在高速数字信号处理范畴逐显优胜，且SoC已成为%&&&&&%开展的干流，而SoPC是SoC一种灵敏的解决方案。其具有软硬件协同作业，合理分配软硬件功用等特色，然后可以快速灵敏完结体系规划。SoPC操控电机可进步电机动态呼应，缩小体系面积，节约本钱。
