我知道，我对与电子有关的一切工作都很入神，但不管从哪个视点看，今日的现场可编程门阵列(FPGA)，都显得“出类拔萃”，真是十分棒的器材。假如在这个智能年代，在这个范畴，想具有才有所长的你还没有重视FPGA，那么国际将扔掉你，年代将扔掉你。本大众号作者ALIFPGA，多年FPGA开发经历，一切文章皆为多年学习和工作经历之总结。
逻辑写多了，有时分一些根本的过错忘了避免了。
昨日规划逻辑的时分就不当心触雷了，有个信号有鼓励没呼应，后来看了时序陈述，有这么一句话。
这是 什么呢？锁存器啊！
最简单发生的是在always（*）语句中，最终必定是一切分支条件都要描绘并赋值。
状况机中，相同如此，不光需求有default的状况,每个状况的都要有一切的分支都要赋值。
假如规划很大，不简单查的话，能够翻开归纳陈述，查找“LATCH”关键词，查看是否有锁存器的发生，有就赶忙更改规划。
而时序逻辑归纳成果必定是触发器，因而不必查看时序逻辑的分支条件。所以仍是那句话，能用时序逻辑，就尽量别用组合逻辑。
当然假如是老鸟，这句话可疏忽。
堵塞和非堵塞，这件工作百分之九十九点九九是笔误，没见过开发者没事非要冒险试一下“=”跟“<=”的差异。
很多人说这两个没啥差异，这两个符号啊，没出事就好，出事了查起来就烦了。
所以记好了，组合逻辑里边用=，时序逻辑里边用＜=，必定不会错。
硬件描绘言语的坑仍是很少的， 搞来搞去便是组合逻辑、时序逻辑，一些generat加for循环就算杂乱的了，因而这块能说的不多。
编程言语不是言语自身，而是每句逻辑之后的电路，新手入门学习的初学者必定要注意。
