您的位置 首页 软件

ADI:使用多通道 DDS 完成相位 相干 FSK 调制

文章转自ADI官网,版权归属原作者所有 常见的单通道直接数字频率合成器(DDS)可产生

文章转自ADI官网,版权归属原作者一切

常见的单通道直接数字频率合成器(DDS)可发生如图1所示的相位接连频率转化。但在相干脉冲多普勒雷达和用于医疗和资料剖析的NMR/MRI波谱等使用中,相位相干转化是首选。本文阐明怎么装备AD9958/AD9959多通道DDS,经过叠加DDS输出完成安稳的相位相干频移键控(FSK)调制器。

多通道DDS简直彻底消除了同步多个单通道器材时遇到的通道间温度和时序问题。多通道DDS输出虽然彼此独立,但可共用同一体系时钟,因而对温度和电源误差的追寻功用优于多个单通道器材的输出。所以,多通道DDS更适合在叠加输出端发生相位相干频率转化。

Figure 1
图1. 相位接连和相位相干频率转化。

电路描绘

AD9520 时钟分配器材经过高功用基准时钟驱动AD9958 DDS,一起为FSK数据流源供给相一起钟。AD9520供给多种输出逻辑挑选和可调推迟,以满意FSK数据流与多通道DDS SYNC_CLK间的树立和坚持时刻。

AD9958的两个独立通道选用预编程频率F1和F2作业。将输出端衔接在一起进行叠加。形式(Profile)引脚驱动各DAC输入的乘法器以操控输出起伏,这些引脚可敞开或封闭通道输出以挑选抱负频率。为此,每个乘法器预编程两个形式可选设置:零电平缓满量程。形式引脚上的逻辑低电平将封闭正弦波,而逻辑高电平将其传递至输出端。该操作需求两个互补输入数据流以在频率间替换。请注意,两个DDS通道继续发生频率F1和F2。封闭功用将消除相应的DDS输出,然后发生相位相干FSK信号。

Figure 2
图2. 相位相干FSK调制器设置。

AD9959 4通道DDS发生如图3所示的成果。两个额外通道可用作叠加输出端两个开关频率的相位基准,以便于阐明相位相干开关。上面的波形显现的叠加输出表明相位相干开关。中心两条波形显现的是基准信号F1和F2。下面的波形显现的是在两个频率间替换的伪随机序列(PRS)数据流。请注意,因为器材内的流水线推迟,PRS数据流边缘与叠加输出的频率转化并未彻底对准。

Figure 3
图3. 实测的相位相干FSK转化。

图4显现了相同由AD9959发生的相位接连FSK开关的一个典范。这种操作需求的带宽较少,但转化之间无相位存储。

Figure 4
图4. 实测的相位接连FSK转化。

ADI公司供给各种直接数字频率合成器、时钟分配芯片和时钟缓冲器,用来构建根据DDS的时钟发生器。如需了解更多信息,请拜访www.analog.com/dds 和 www.analog.com/clock.

多通道、10位、500 MSPS直接数字频率合成器

2通道AD9958 (图5)和4通道AD9959直接数字频率合成器(DDS)内置两个/四个10位、500 MSPS电流输出DAC。一切通道共用同一体系时钟,因而自身就具有同步功用;将多个器材互连可供给更高通道数。各通道的频率、相位和起伏可独立操控,使器材可校对体系相关失配。一切参数可线性扫描;或许可为FSK、PSK或ASK调制挑选16个电平。输出正弦波调谐具有32位频率分辨率、14位相位分辨率和10位起伏分辨率。AD9958/AD9959选用1.8 V内核电源供电,与3.3 V I/O电源逻辑兼容,功耗为315 mW/540 mW(一切通道敞开和 13 mW 掉电形式。额外温度规模为–40°C至+85°C,选用56引脚LFCSP封装,千片订量报价为20.48/37.59美元/片。

Figure 5
图5. AD9958功用框图。

12 LVPECL/24 CMOS输出时钟发生器

AD9520-x 时钟发生器(图6)可从单一基准频率取得多达12个LVPECL或24个CMOS时钟。因为集成了内置VCO的完好PLL、可编程分频器和可装备的输出缓冲器,该器材完成了亚皮秒颤动功用。四个选项为片内VCO供给了1.45 GHz至2.95 GHz的中心频率;第五个选项选用外部VCO作业,频率可高达2.4 GHz。该器材承受高达250 MHz的一路差分或两路单端基准时钟,供给四组频率可达1.6 GHz的LVPECL时钟(每组三个)。可编程分频器的分频比为1比32,可为每一组时钟设置输出频率和粗调推迟。各LVPECL输出可重新装备以供给两个250 MHz CMOS输出。AD9520-x选用3.3 V单电源供电,最大功耗为1.5 W;独自的输出驱动器和电荷泵电源可用于逻辑兼容并支撑具有扩展调谐规模的VCO。器材选用64引脚LFCSP封装,额外温度规模为–40°C至+85°C,千片订量报价为12.65美元/片。

Figure 6
图6. AD9520功用框图

参阅电路

  1. AN-837 Application Note, DDS-based Clock Jitter Performance vs. DAC Reconstruction Filter Performance.
  2. Kester, Walt. The Data Conversion Handbook. Analog Devices. Chapters 6 and 7. 2005.
  3. Kester, Walt. High Speed System Applications. Analog Devices. Chapters 2 and 3. 2006.
  4. MT-101 Tutorial, Decoupling Techniques.
  5. MT-031 Tutorial, Grounding Data Converters and Solving the Mystery of AGND and DGND.
声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/qianrushi/ruanjian/44489.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部