1、概述
模/数转化器（ADC）是现代测控中非常重要的环节。它有并行和串行两种数据输出方法。并行ADC尽管数据传输速度快，但有引脚多、体积大、占用微处理器接口多的缺陷；而串行ADC的传输速率现在现已能够做得很高，而且具有体积小、功耗低、占用微处理器接口少的长处。因而，串行ADC的运用越来越广泛。
MAXll48是Maxim公司最新推出的一种真差分、8通道、14位逐次迫临、串行输出模／数转化器。处理器接口多的缺陷；而串行ADC的传输速率现在 该器材具有转化速率高、功耗低、接口便利的长处，特别适用于工业进程操控、高精度数据收集、便携式数字外表、医疗仪器等范畴。
2、MAX1148的特色和结构
2.1 MAX1148的特色
● 8路单端或4路差分输入（内置多路模仿开关，由软件设置）。
● 单极性形式时输出为二进制形式；
双极性形式时输出为二的补码格局，1LSB=（VREF/2N）；
数据在SCLK下降沿同步输出，MSB先出。
● 5V±5%单电源。
● 内部基准电压+4.096V或外接基准。
● 采样速率：（116ksps）；
120Aμ（10ksps）；
12Aμ（1ksps）；
300Aμ（关断形式）。
● 内置T/H（盯梢/坚持）电路。
● 内部时钟或外部串行时钟（频率规模为0.1MHz~2.1MHz），可经过设置操控字中的PD1、PD0位进行挑选。
● 供给一个硬关断（将SHDN引脚置低）和两个软关断（经过编程设置操控字中的PD1、PD0位来完结）形式。
● 与SPI/QSPI/MICROWIRE接口兼容。
2.2 MAX1148的结构
MAX1148选用14位逐次迫临寄存器（SAR）和输入盯梢/坚持（T/H）电路，完结将模仿信号转化成14位数字信号，并用串行方法输出的功用，其内部结构如图1所示。
MAX1148选用20引脚的功用如下：
● CH0-CH7（1-8）：模仿输入端。
● COM（9）：公共输入端。单端形式下为模仿负输入。单极性和双极性形式下，当转化器输入不为0，而期望转化成果为0时，需在该端输入相应模仿电压。
● SHDN（10）：关断输入，低电平有用。当SHDN置低时，转化器进入硬关断形式，转化当即间断。
● REF（11）：内部基准电压输出或外部基准电压输入，它是模数转化的基准电压。该电压决议了ADC输入规模和满量程输出值。
MAX1148含有一个内部1.25V带隙基准，经过一个2kΩ电阻接至基准缓冲器并引至REFADJ引脚。因为MAX1148的基准缓冲器具有3.277V/V的增益，所以基准缓冲器输出引脚 REF直的电压为4.096V，作为内部基准电压运用。
假如运用外部基准电压，则有两种运用方法：
（1）制止内部基准缓冲（将REFADJ端与VDD端直接相连），将外部基准电压（1.5V至VDD+50mV，输出电流大于210μA）接至REF端即可（如图3所示）。
（2）将外部基准电压连至REFADJ端，经过内部基准缓冲器，在REF引脚得到起伏为外部基准电压乘以基准缓冲器增益3.277后的SAR ADC基准电压（如图4所示）需求留意的是，在REF引测得的基准电压值有必要在1．5V至VDD+50mV之间。
●REFADJ（12）：带隙基准输出和基准缓冲器输入。REFADJ连至VDD时制止内部带隙基准和基准缓冲放大器，其用法如前所述。
●AGND（13）：模仿地。
●DGND（14）：数字地。
●DOIJT（15）：串行数据输出。CS置低时，数据在SCLK下降沿同步输出。CS置高时，DOUT为高阻态。
●SsTRB（16）：串行触发输出，反映了ADC转化状况。
在内部时钟形式下，ADC转化开端时，SSTRB由高变低，转化完结后，SSTRB由低变高并坚持两个SCLK时钟周期为高电平。从第三个SCLK时钟周期开端，DOUT输出转化成果。
在外部时钟形式下，ADC转化开端时，SSTRB由低变高并坚持两个SCLK时钟周期的高电平。从第三个SCLK时钟周期开端，在进行ADC转化的一起，DOUT输出转化成果。置高时，SSTRB为高阻。
●DIN（17）：串行数据输入，用于输入操控字。CS置低时，数据在SCIK上升沿同步输入。CS置高时，DIN为高阻态。
●CS（18）：片选输入，低电平有用。只要CS置低时，数据才可同步输入（DIN）或输出（DOUT）。
●SCLK（19）：串行时钟输入，是数据同步输入或输出的移位信号。在外部时钟形式下，无论是SCLK仍是ADC转化时钟．都决议了转化速率（SCLK的占空比有必要在40％至60％之间）。
●VDD（20）：电源输入。用0.1μF电容器接至AGND。
3、作业原理
3.1操控字格局
在发动MAXll48进行A／D转化之前．有必要先由SCLK将操控字从DIN端送入其内部输入移位寄存器，以决议其作业形式并发动转化。
3.2时钟形式
MAXll48可用外部串行时钟或内部时钟两种形式来完结逐次迫临转化。可是，不论哪种形式，数据的移人和移出都要由外部时钟SCLK来完结。
在外部时钟形式下，经过外部时钟SCLK操控数据的移入和移出，一起SCLK仍是模数转化时钟。在操控字的最终一位移人后，SSTRB由低变高并在坚持两个SCLK时钟周期的高电平后变低。这以后14个SCLK的每一个下降沿决议逐次迫临转化成果每位的值，并在DOUT端输出。需求留意的是，每次模数转化都有必要在较短时刻内完结，以防止采样坚持电容器上的压降对转化成果带来的影响。假如外部串行时钟SCLK的频率低于100kHz。或许因为串行时钟的不接连使得转化时刻超越140μs，主张运用内部时钟形式。
在内部时钟形式时，MAXll48本身发生转化时钟，并答应微处理器以小于2.1MHz的时钟频率读取转化成果。在操控字的最终一位移入后，SSTRB由高变低，待转化完结后由低变高，完结一次转化的时刻最长为8.0μs。在整个转化期间，为了得到最佳的噪声功用，SCLK应坚持低电平。在SSTRB变为高电平之后，从第二个SCLK开端的每一个SCLK下降沿，在DOUT端由高到低顺次输出转化成果的各位的值。
3.3 A／D转化进程
MAXll48在时钟脉冲的效果下进行逐次迫临式A／D转化，一般每24个时钟周期完结一次转化和读出操作。内部时钟形式与外部时钟形式的时序如图5、图6所示。
A／D转化速度要求不是很高时，常选用内部时钟形式。现以内部时钟形式为例阐明MAXll48的作业进程：
首要依据体系要求确认MAXll48的操控字，例如，需转化0通道的单端单极性模仿量，操控字为8EH。然后向MAXll48输入操控字并读取转化成果，其过程为：
（1）使片选端CS变为低电平并坚持不变，此刻DOUT处于低电平，SSTRB处于高电平；
（2）在DIN输入端由高到低顺次输入操控字各位的值。
具体做法是：首要使DIN端为高电平（输入“l”），在第一个SCLK的上升沿将DIN的第一位数据“l”移入内部移位寄存器中。即移入START开端位：以此类推，在后面7个SCIJK的上升沿分别将输入DIN端的操控字其他位移入内部移位寄存器中；
（3）当操控字的最终一位数据被移入之后（第8个SCLK的下降沿），转化开端，SSTRB由高变低；
（4）经tcoNv之后，A／D转化完毕，SSTRB由低变高。
（5）在转化完毕后的任何时刻，经过SCLK时钟将移位寄存器中的转化成果（14位二进制数）由DOUT端同步移出。具体做法是：从SSTRB置高后的第二个SCLK时钟的下降沿开端，使用SCLK时钟逐一将转化后的成果从DOUT端移出，最高有用位在前。
4 、MAXll48的运用举例
MAXll48经过DIN、DOUT、SCLK、SSTRB和CS5个信号与微处理器衔接，其间，SSTRB是反映ADC转化状况的标志．能够用查询方法和中止方法监督此信号，以决议何时读取转化成果。假如是外部时钟形式或内部时钟形式中的软件延时，此信号能够空置不必。MAXll48与8位微处理器的典型衔接如图7所示。
下面给出内部时钟形式下完好的转化和操控程序（转化成果在30H和31H中），以供参阅：
START：CLR P1-3 ：SCLK为低电平
CLR P1.0 ：片选有用
MOV A，#lXXXXXl0B ：操控字送A
MOV R1，#08H ：输入操控字位数
LPl：MOV C，ACC.7 ：取操控字并送至DIN端口
MOV P1.1，C
SETB P1.3 ；DIN端口数据移入内部移
位寄存器
CLR P1.3
RL A ：操控字移位
DJNZ R1，LPl
LP2：JNB P1.4，LP2 ；检测SSTRB，等候转化完毕
SETB P1.3
CLR P1.3
CLR A
MOV R1，#06H ；读入高6位数据
LP3：RL A
SETB P1.3
CLR P1.3
MOV C，P1.2
MOV ACC.0，C
DJNZ R1，LP3
．MOV 30H，A
MOV R1，#08H ；读入低8位数据
LP4：RL A
SETB P1.3
CLR P1.3
MOV C，P1.2
MOV ACC.0，C
DJNZ R1，LP4
MOV 31H，A
STAY：SJMP STAY
END
外部时钟形式编程与内部时钟形式根本类似， 只需把操控字改为#1XXXXXllB，并删去上述程序中标号为U）2的程序行即可。
5、 完毕语
跟着电子技术的不断发展，各种串行接口电路的运用越来越多．如串行A／D、D／A及各种接口电路等。与一般ADC器材比较，MAXll48具有单电源供电、自带内部基准电压、转化精度高、外围电路简略、占用微处理器口线少、易于衔接等长处，适用于较杂乱的测控体系。
责任编辑：gt
