Speedcore eFPGA 在轿车智能化中的使用

　　概述

　　不管一辆轿车它是21世纪20年代初的辅佐驾驭轿车，即带有用于信息文娱体系、传动体系和自主驾驭员辅佐体系(ADAS)的智能子网的轿车，仍是未来3级 (Level 3)及以上的主动驾驭轿车(在车流中驾驭时只需最少的人力辅佐)，网络化交通体系对硬件加快的需求正在迅猛增加。几年前，由Nvidia，Mobileye和其他以CPU为中心的供货商推出的最受喜爱的轿车智能模型都假设了一个会集式轿车网络，其间由带有增强DSP功用的多核RISC CPU来办理一套专用的子网络。现在，重视点正在敏捷转向分布式轿车智能化，其间包含带有相关视觉体系的杂乱相机，具有来自物联网国际的传感器中枢架构的传感器子网络、以及用于车载信息文娱体系(IVI)和ADAS的附加子网络、以及传动体系/动力体系子网络，一同协作来完成主动驾驭轿车功用。

　　虽然Achronix估计未来的传统车辆和主动驾驭车辆最喜欢的架构都将是分布式架构，可是任何一种网络都需求比现在现已完成的架构更多的后备协处理才能。轿车网络中预期的分布式核算架构将是异构的，需求从网络操控到运用深度学习节点的并行目标辨认的混合核算资源。成果，奢华辅佐驾驭轿车中现在CPU的基数多达100个，而在主动驾驭轿车中可能会增加到几百个CPU。传感器中枢将需求后备图画处理来完成歪曲和拼接作用;以太网需求IP进行数据包过滤/监控，以及与传统CAN和FlexRay网络的特别桥接。在第一代轿车架构中运用整数个CPU和GPU，将迁移到需求可编程加快的高度专业化核算节点。

　　为了优化芯片面积和功率功率，在未来的轿车渠道上，比较固定功用的SoC或传统的FPGA，将Speedcore™嵌入式FPGA(eFPGA)硅知识产权(IP)集成到SoC中以供给客户可装备功用，是完成快速切换协处理的一个最佳挑选 。要了解更多关于处理进程的演化，请拜见Achronix白皮书(WP008)：SoC中的EFPGA加快 – 了解Speedcore IP规划流程。

　Speedcore eFPGA IP在异构轿车数据处理中的一起作用

　　Speedcore eFPGA IP能够集成到ASIC或SoC中，以供给定制的可编程逻辑阵列。客户指定他们的逻辑、内存和DSP资源需求，然后Achronix装备Speedcore IP以满意他们的特定需求。Speedcore查找表(LUT)、RAM模块和DSP64模块能够像积木相同进行组合，为任何给定运用创立最佳的可编程逻辑阵列。Speedcore eFPGA IP在轿车网络集成方面供给一起的优势，不管是在现有规划中替代一个FPGA仍是增强一个ASIC。

• 　　 更高的功用 – 一个eFPGA经过宽广的并行接口直接衔接(无I / O缓冲器)到ASIC，供给明显更高的吞吐量，推迟仅为个位数的时钟周期。 在需求对敏捷改变的交通状况进行实时呼应时，推迟非常重要。

• 　　 更低的功耗：

• 　　 可编程I / O电路的功耗占独立FPGA总功耗的一半。一个 eFPGA直接衔接到SoC，彻底消除了大型可编程I / O缓冲器，然后降低了功耗。

• 　　 一个eFPGA的面积能够依据终究运用的要求准确认制，并且能够调整工艺技能以完成功用和功耗的平衡。

• 　　 更低的体系本钱：

• 　　 一个eFPGA的片芯占用面积比等效的独立FPGA小得多，这是因为可编程I / O缓冲器，未运用的DSP和存储器模块以及过度装备的LUT和寄存器都悉数被移除。

• 　　 凭借Speedcore定制模块，可将定制功用作为附加模块增加到eFPGA逻辑阵列中，并与传统的LUT、RAM和DSP构建模块一同增加。这种高效的施行办法极大地降低了片芯尺度面积，最大极限地降低了功耗，其整体成果便是，大大降低了体系本钱。有关更多详细信息，请参看Achronix白皮书(WP009)：运用Speedcore定制模块来增强eFPGA功用。

• 　　 更高的体系可靠性和良率 – 将FPGA功用集成到ASIC中，能够进步体系级信号完好性，并消除了在PCB上装置一个独立FPGA相相关的可靠性和良率丢失。

　　以ADAS为中心的处理模型

　　因为多个视觉处理体系的交融被以为是驾驭辅佐和主动驾驭车辆的中心，所以先进驾驭员辅佐体系(ADAS)在未来的轿车架构中坚持了中心方位，即便被以为是办理者中的办理者的多核视觉处理器，也现已部分被替代了。触及DSP和整数密集型使命两者的图画实时处理，开端被以为是从静态相机或视频图画中提取信息以确认目标类型、方位和速度的问题。跟着规划人员为主动驾驭车辆做准备，ADAS处理器的人物现已扩展到包含视觉、红外、超声波、激光雷达(LIDAR)和雷达图画的交融。在传统的SoC和协处理器套件中，图画预处理与CPU分隔履行，并且有必要经过一个或多个高速总线与CPU衔接。即便ADAS架构的总线推迟得到改进，当协处理器在独自的芯片中完成时，也会支付推迟的价值。因而，将eFPGA IP与一致ADAS架构中的CPU相结合，以保证在快速改变的交通状况中有视觉、红外或雷达警报的快速呼应，这是能够验证的最有用的办法。

　　将多个传感器源与一个ADAS内核集成在一同，供给了Speedcore IP与一个CPU并行嵌入的一种抱负运用场景。 Speedcore IP支撑客户将一个定制的可编程逻辑阵列嵌入到具有专用核算资源的规范化ASIC渠道中(请拜见下图，并请参看第4页)。在实践中，这种集成化能够将从图画源汇总的数据写入CPU的缓存，而不是写入独立的SDRAM。 削减CPU的中止意味着对移动中轿车视界里的物体有更多的实时呼应。

　　视觉处理器(一般来自相机输入的2D图画，虽然已包含越来越多的3D图画)能够依托多年来在边际提取、格式转化、颜色平衡和分辨率改变方面堆集的图形处理器研讨。包含Ceva和Synopsys在内的一些处理器IP供货商，也在目标分类和辨认中提升了卷积神经网络的价值。以Nvidia为代表的，在这两个范畴都有经历的CPU供货商，现已企图在传统的CPU / GPU使命与特定的神经网络形式辨认引擎之间获得平衡。关于轿车中的神经网络子架构，正从需求高精度浮点DSP的前期老练架构迁移到能够运用低精度DSP内核的自我培训推理引擎，Speedcore DSP64模块为新的深度学习架构供给了很多的开支。 对ADAS和视觉处理演化的一个一同知道是，实时轿车的态势感知永久不会有一个最佳的会集式ADAS处理器或SoC。总是会有意想不到的协同处理和加快使命被增加到ADAS中心内核中。

　　任何ADAS处理器固有的两项附加功用是传感器交融/中枢集成和网络转化。前者触及将来自各种传感器的信息进行组合和相关：包含CMOS图画、红外、激光雷达和新式的小型化雷达等传感器。网络转化是指以太网的骨干网络与CSI-2、FlexRay、CAN乃至更早的网络协议的接口。虽然未来的一个ADAS SoC的确能够集成一个传感器中枢或一个以太网MAC，但总是会有一些新式的功用，由CPU外部的外围逻辑极好地供给。因为传感器被聚合并且网络在输入到CPU之前在芯片内互连，所以经过削减露出的接口来坚持安全性是一个解决计划，一起经过片上集成来进步可靠性，关于许多这样的使命而言将被证明是最佳的计划。

　　图1：Speedcore阵列(左上)链接到CPU子体系及内存集群

　　可编程才能在功用安全性中的作用

　　从驾驭辅佐车辆到彻底主动驾驭车辆的过渡现已进步了安全性在新车中的方位。网络对车辆的操控越多，越多的司机希望多级安全性以避免比如引起了大众高度重视的2016年特斯拉死亡事端这类事情。这种关于容错安全性的驱动力促进业界公布了针对主动驾驭轿车范畴的ISO 26262规范，它是作为电气和电子体系IEC 61508通用功用安全性规范的衍生规范。

　　在EDA和SoC社群内的前期作业现已完成了ISO 26262办法体系的规范化，以保证IP中功用安全性。毛病形式、作用和确诊剖析(FMEDA)技能论述了针对IP单元的功用和毛病形式的规范规范，一个毛病形式对产品功用的影响，主动确诊检测毛病的才能，规划强度以及运转状况分集，包含环境压力。一个健旺的体系应该最大极限地进步IP单元的确诊掩盖规模，并经过恰当处理安全的、检测到的和未检测到的毛病来供给高度的功用安全性。

　　嵌入式FPGA因为其极度可编程化的特性，还能够增强车辆在作为体系时的安全性。 除了主控车辆的“飞行”功用之外，SoC中的eFPGA还能够承载很多的硬件确诊功用，其运转速度比根据软件的确诊快几个数量级，大大增加了任何车载内置的自测毛病掩盖率(BIST)。 此外，它们以可编程办法协助轿车制造商更新已布置的体系，然后有助于ISO 26262安全性生命周期。 以特斯拉事端为例，假如事端的底子原因是硬件中保管的目标检测算法中有过错(因为功用原因)，只需开发了修正程序，就能够将其推送到整个车队。能够绕过绵长而贵重的硬件开发和重新布置进程。

　　分布式操控意味着分布式智能

　　因为摄像头的装置方位以及对部分传感器中枢的需求，轿车规划人员总是规划在车体内选用了很多的分布式智能。虽然如此，比如Nvidia Tegra等多核多线程处理器的前期支撑者都以为，要把大部分智能都会集在仪表板中或许邻近，虽然是为了高度并行的CPU作业于目标辨认。现在，先进的ADAS在辅佐驾驭轿车和三级自主驾驭轿车的彻底自主性之间的含糊边界现已引起人们的留意，回到分布式智能，其间CPU、GPU和神经网络处理器在车体内供给了多个办理和操控点。这种改变意味着可编程架构的更多时机存在于全面掩盖的SoC规划之外。

　　现在，ADAS处理器商场每年增加超越25%。这种增加是因为从主动紧急制动、换道辅佐和自适应巡航操控等功用开端，ADAS功用已从奢华车辆转移到中型和入门级车辆 – 这些功用将在下个十年中期之前被遍及运用。与此一起，三级主动驾驭轿车将于2018年在比如宝马17等奢华渠道上推出，而全主动五级轿车可能在2022年之前可供商业出售。跟着自主驾驭渠道从三级发展到四级和五级，传感器中枢、摄像头和激光雷达/雷达设备将遍布整个车辆，并且每个都需求本地操控。

　　这种操控形式在业界工业整合中现已清晰可见，如高通公司对恩智浦建议的收买、以及英特尔对Mobileye的收买，处理器范畴将由那些致力于将开发生态体系引导至特定专业范畴的大型供货商占有主导方位 — 英特尔选用服务器加机器学习形式，英伟达选用GPU /机器学习形式，高通选用以蜂窝移动通讯为中心的形式，增加了恩智浦Cognivue和i.MX处理器。例如 Ceva、Cadence / Tensilica、Synopsys / ARC和VeriSilicon等IP开发人员将测验经过其在特别处理器内核方面的专业技能来推翻关闭形式。与此一起，如Broadcom、Valens和Marvell等网络专家将寻求环绕以太网骨干网络来界说轿车架构。

　　这样的商场格式与企业网络演化成数据中心的年代有些类似。以处理器为中心的半导体供货商企图界说一个完好的体系架构，但规划范畴则展现了多样化的狂野西部(Wild-West)风格，其间用不同的逻辑套件来为一家组件供货商(以及OEM或轿车制造商)供给样品然后创立特有的优势。在这样的环境中，装备为IP的可编程逻辑(如Achronix的Speedcore eFPGA)将扮演重要人物，不仅在近期辅佐驾驭和主动驾驭轿车开发方面是这样，并且在这两种类型的车辆多年来的分布式处理器开发发面亦是如此。

　　Speedcore eFPGA IP供给了其他优势，例如经过写入CPU缓存而不是片外内存来最大极限地削减CPU中止。 CAN规划中所需的BIST电路一般占总ASIC电路的10%至15%，因为支撑BIST的电路能够在eFPGA内可编程，所以在许多状况下这些电路能够被省去。 别的，eFPGA能够供给片上勘探功用来进行确诊。关于现有的根据ASIC的、无需替换FPGA的体系规划，Speedcore IP所具有的灵活性将支撑对新算法进行编程，然后延长了现场已布置的ASIC的运用寿命。在5G蜂窝网络现有规划中运用Speedcore IP也将使该架构成为未来V2X通讯接口的抱负型挑选。

　　在未来的全主动和先进辅佐驾驭车辆中，存在几十个乃至数百个分布式CPU。 用于将轿车子网衔接在一同的外设处理功用可由ASIC、SoC或传统FPGA供给服务。 可是，Speedcore eFPGA IP的引进供给了传统FPGA所不具备的，在推迟、安全性、带宽和可靠性等方面的优势。